Family list

10 application(s) for: JP2001005426 (A)

Sorting criteria: Priority Date Inventor Applicant Ecla

Electroluminescent display device and electronic device

Inventor: URUU OYAMA [JP]

EC: G09G3/20G6F; G09G3/32A14; (+6)

Publication CN1279519 (A) - 2001-01-10 info;

CN100392872 (C) - 2008-06-04

El display device and electronic device Inventor: KOYAMA JUN [JP]

EC: G09G3/20G6F; G09G3/32A14; (+6)

Publication CN101262007 (A) - 2008-09-10

3 Active matrix EL display device

Inventor: KOYAMA JUN [JP]

EC: G09G3/20G6F; G09G3/32A14; (+6)

Publication EP1063630 (A2) - 2000-12-27 info: EP1063630 (A3) - 2002-07-10

Inventor: KOYAMA JUN

EC: G09G3/20G6F; G09G3/32A14; (+6)

Publication JP2001005426 (A) - 2001-01-12 info:

EL DISPLAY DEVICE AND ELECTRONIC DEVICE

Inventor: KOYAMA JUN

EC: G09G3/20G6F; G09G3/32A14; (+6)

Publication KR20010021025 (A) - 2001-03-15 KR100810917 (B1) - 2008-03-10

EL display device and electronic device

Inventor: KOYAMA JUN [JP]

EC: G09G3/20G6F: G09G3/32A14: (+6)

Publication TW457729 (B) - 2001-10-01 info:

EL display device and electronic device

Inventor: KOYAMA JUN [JP]

EC: G09G3/20G6F: G09G3/32A14: (+6)

Publication US6774574 (B1) - 2004-08-10 info:

EL display device and electronic device Inventor: KOYAMA JUN [JP]

EC: G09G3/20G6F; G09G3/32A14; (+6) Publication US2002153844 (A1) - 2002-10-24

info: US6777887 (B2) - 2004-08-17 El display device and electronic device

Inventor: KOYAMA JUN [JP]

EC: G09G3/20G6F: G09G3/32A14: (+6)

Applicant: SEMICONDUCTOR ENERGY LAB IJPI

IPC: G02F1/136; G09F9/30; G09G3/20; (+20)

Priority Date: 1999-06-23

Applicant: SEMICONDUCTOR ENERGY LAB [JP]

IPC: G02F1/136: G09F9/30: G09G3/20: (+19)

Priority Date: 1999-06-23

Applicant: SEMICONDUCTOR ENERGY LAB [JP]

IPC: G02F1/136: G09F9/30: G09G3/20: (+18)

Priority Date: 1999-06-23

EL DISPLAY DEVICE AND ELECTRONIC DEVICE

Applicant: SEMICONDUCTOR ENERGY LAB IPC: G02F1/136; G09F9/30; G09G3/20; (+21)

Priority Date: 1999-06-23

Applicant: SEMICONDUCTOR ENERGY LAB IPC: G02F1/136: G09F9/30: G09G3/20: (+18)

Priority Date: 1999-06-23

Applicant: SEMICONDUCTOR ENERGY LAB

[JP] IPC: G02F1/136; G09F9/30; G09G3/20; (+18)

Priority Date: 1999-06-23

Applicant: SEMICONDUCTOR ENERGY LAB (JP)

IPC: G02F1/136; G09F9/30; G09G3/20; (+19)

Priority Date: 1999-06-23

Applicant: SEMICONDUCTOR ENERGY LAB

IPC: G02F1/136; G09F9/30; G09G3/20; (+18)

Priority Date: 1999-06-23

Applicant: SEMICONDUCTOR ENERGY LAB IJPI

IPC: G02F1/136; G09F9/30; G09G3/20; (+18)

Publication US2004207331 (A1) - 2004-10-21 Priority Date: 1999-06-23 US7358531 (B2) - 2008-04-15

10 EL display device and electronic device

Inventor: KOYAMA JUN [JP]

Applicant: SEMICONDUCTOR ENERGY LAB [JP]

EC: G09G3/20G6F; G09G3/32A14; (+6) IPC: G02F1/136; G09F9/30; G09G3/20; (+17)

Publication US2008265786 (A1) - 2008-10-30 Priority Date: 1999-06-23

Data supplied from the espacenet database — Worldwide

EL DISPLAY DEVICE AND ELECTRONIC DEVICE

Patent number: Also published as: JP2001005426 (A) Publication date: 2001-01-12 EP1063630 (A2) Inventor(s): KOYAMA JUN + EP1063630 (A3) Applicant(s): SEMICONDUCTOR ENERGY LAB + US2004207331 (A1) Classification: US7358531 (B2) - International: G02F1/136; G09F9/30; G09G3/20; G09G3/30; G09G3/32; US6774574 (B1) H01L27/15: H01L27/32: H01L51/50: H05B33/12:

H05B33/14; G02F1/13; G09F9/30; G09G3/20; G09G3/30; G09G3/32; H01L27/15; H01L27/28; H01L51/50; H05B33/12; H05B33/14; (IPC1-7); G09F9/30; G09G3/20;

G09G3/30: H05B33/14

- european: G09G3/20G6F; G09G3/32A14; G09G3/32A14V;


G09G3/32A8C; G09G3/32A8V; H01L21/77T; H01L27/15B2;

H01L27/32M2


Application number: JP19990176521 19990623 Priority number(s): JP19990176521 19990623

Abstract of JP 2001005426 (A)

PROBLEM TO BE SOLVED: To provide a clear multilevel color displayable EL display device and an electronic device with it. SQLUTION: A current supplied to an EL element 110 is controlled by providing a resistor 109 of a resistance value higher than on-resistance of a current controlling TFT 108 between the current controlling TFT 108 provided on a pixel 104 and the EL element 110 both provided in a pixel 104. Then, a gradation display is performed by a time division drive system controlling luminescence and non-luminescence of the EL. element with the time, and the effect due to the characteristic dispersion of the current controlling TFT 108 is prevented.



more >>



Data supplied from the espacenet database — Worldwide

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2001-5426

(P2001-5426A)

(43)公開日 平成13年1月12日(2001.1.12)

(51) Int.Cl.7		裁別記号		ΡI			テーマコード(参考)		
G 0 9 G	3/30			G 0 9	G 3/30		K	3 K 0 0 7	
G09F	9/30	338		G09	F 9/30		338	5 C O 8 O	
		365					3 5 5 C	5 C O 9 4	
G 0 9 G	3/20	624		G 0 9 0	G 3/20		624B		
		641					641E		
			審查請求	未請求 第	酢求項の数16	OL	(全 29 頁)	最終頁に続く	

(21)出願番号 特顯平11-176521 (71)出頭人 000153878

(72)発明者 小山 潤

神奈川県厚木市長谷398番地 株式会社半

導体エネルギー研究所内


最終頁に続く


(54) 【発明の名称】 E L 表示装置及び電子装置

(57)【要約】

【課題】 鮮明な多階調カラー表示の可能な E L 表示装置及びそれを具備する電子装置を提供する。

【解決手段】 画素104 に設けられた電流制御用TFT108とEL素子110との間に、確流制御用TFT108 かオン抵抗よりも抵抗値の高い抵抗体109を設けることでEL素子110に供給される電流を制御する。そして、EL素子110の発光、非発光を時間で制御する時分削駆動力式により階割表示を行い、電流制御用TFT108の特性パラツキによる影響を防ぐ。





【特許請求の範囲】

【請求項1】基板上にTFTで形成された画素部、データ信号側駆動回路及びゲート信号側駆動回路を有し、前 配画素部において時分割駆動により画像の階調表示が行 たれれるFL表示装置であって。

前記画素部に設けられた電流制御用TFTとEL素子と の間には、抵抗体が設けられていることを特徴とするE L表示装置。

【請求項2】基板上にTFTで形成された画業部、データ信号側緊動回路を行し、前 配画業部において時分割駆動により画像の階調表示が行 なわれるEL表示装置であって、

前記順素部に設けられた電流制御用TFTとEL素子と の間には、該電流制御用TFTのオン抵抗よりも高い抵 抗値を示す抵抗体が設けられていることを特徴とするE L表示診断。

【請求項3】基板上にTFTで形成された画素部、データ信号無線動回路を有し、前 は同母無能はおいて時分割駆動により画像の階割表示が行 なわれるFL表示影響であって。

前記巡索部に設けられた戦術制御用下下下とEL素子と の間には、該電流制御用下下の活性層と一体化した式 抗体が設けられていることを対象とするEL表示装盤。 【稿求項4】 結束項1 乃至請求項3 において、前記デー 夕福号側駆動回路又は前記ゲート信号側駆動回路に入力 されるデータ信号は、

1フレームをnビット (nは2以上の整数) の階調に対応した接数のサブフレーム (SFI、SF2、SF3…SF(n-1)、SF(n)と表す) に分割する第1の手段と、 新記複数のサブフレームにおいて、アドレス期間

(T_a) 及びサステイン期間 (Ts:但し、SFI、SF 2、SF3⁻⁻SF(n-1)、SF(n)に対応するサステイン期 間を各々Ts1、Ts2、Ts3⁻⁻Ts(n-1)、Ts(n)と表す) を選択する第2の手段と、

前記複数のサブフレームにおいて、前記サステイン期間を $\mathbb{E} S_1: Ts_2: Ts_3: \dots: Ts_{(n-1)}: Ts_{(n)} = 2^0: 2 -1: 2^{-2}: \dots: 2^{-(n-2)}: 2^{-(n-1)}$ となるように設定する第3の手段と、

を経て形成されることを特徴とするEL表示装置。

【請求項5】請求項4において、前記第1の手段、第2の手段及び第3の手段は前記基板上に実装された1Cチップに含まれることを特徴とするF.L表示装置。

【請求項6】請求項1乃至請求項3において、前記TF Tの活性階は(110)配向に対応する電子練回折像を 示すシリコン膜で形成されていることを特徴とするEL 表示់版器

- 【翻求項7】 請求項6において、前記シリコン膜は結晶-粒界を有することを特徴とするEL表示装置。

【請求項8】請求項6において、前記電子線回折像の回 折斑点は電子線の照射点を中心とした同心円上に広がり を有することを特徴とするEL表示装置。

【請求項9】時分割駆動により画像の階調表示が行われるEL表示装置を含む電子装置であって、

前記EL表示装置はTFTで形成された画素部、データ 信号側駆動回路及びゲート信号側駆動回路を有し、

前記画素部に設けられた電流制御用TFTとEL素子と の間には、抵抗体が設けられていることを特徴とする電子装置

【請求項10】時分割駆動により画像の階調表示が行われるEL表示装置を含む電子装置であって、

前記EL表示装置はTFTで形成された画素部、データ 信号側駆動回路及びゲート信号側駆動回路を有し、

前記画素等に設けられた電流制御用TFTとEL案子と の間には、該電流制御用TFTのオン抵抗よりも高い抵 抗値を示す抵抗体が設けられていることを特徴とする電 子装層。

【請求項11】時分割駆動により画像の階調表示が行われるEL表示装置を含む電子装置であって、

れるEL表示装置を含む電子装置であって、 前記EL表示装置はTFTで形成された面素部、データ 信号側駆動回路及びゲート信号側駆動回路を有し、

高ラ明確認が出対なのアード高ラ明確認可用で青む、 前記画業部に設けられた電流制御用TFTとEL素子と の間には、該電流制御用TFTの活性層と一体化した拡 抗体が設けられていることを特徴とする電子設置。

【請求項12】請求項9万至請求項11において、前記 データ信号側駆動回路又は前記ゲート信号側駆動回路に 入力されるデータ信号は、

1フレームをn ピット (nは2以上の整数) の階調に対応した複数のサブフレーム (SF1、SF2、SF3…SF(n-1)、SF(n)と表す) に分割する第1の手段と、

前記複数のサプフレームにおいて、アドレス期間 (T_a) 及びサステイン期間 (Ts: 但し、SF1, SF 2、SF3…SF(n-1)、SF(n)に対応するサステイン剤 間を各々Ts1、Ts2、Ts3…Ts(n-1)、Ts(n)と表す) を選択する第2の手段と、

前記複数のサプフレームにおいて、前記サステイン期間を\$1: 152: 153: \dots : 15(n-1): 15(n-1): 25: 27: 27(n-2): 27(n-1)となるように設定する第3の手段と、

を経て形成されることを特徴とする電子装置。

【請求項13】請求項12において、前記第1の手段、 第2の手段及び第3の手段は前記基板上に実装された1 Cチップに含まれることを特徴とする電子装置。

【請求項14】請求項9乃至請求項11において、前記 FFTの活性層は {110} 雇助に対応する電子線回折 像を示すシリコン膜で形成されていることを特徴とする 領子装置。

【請求項15】請求項14において、前記シリコン膜は 結晶粒界を有することを特徴とする電子装置。

【請求項16】請求項14において、前記電子線回折像の回折斑点は電子線の照射点を中心とした同心円上に広

がりを有することを特徴とする電子装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本瀬発明は半導体素子 (半導体 体護族を用いた素子) を基板上に作り込んで形成された EL (エレクトロルミネッセンス) 表示装置及びそのE 上表示装置を表示ディスプレイとして有する電子装置 (電子デバイス) に関する。

[0002]

【従来の技術】近年、基板上にTFTを形成する技術が 大幅に進步し、アクティブマトリクス型表示装置への応 開開発が進められている。特に、ボリシリコン膜を用いた 下下よりも電界効果移動度(モビリティともいう)が高 いので、高速動件が可能である。そのため、従来、基域 外の駆動画路で行っていた画業の制御を、画素と同一の 基板上に形成した駆動画路で行うことが可能となっている。 る。

【0003】 このようなアクティブマトリクス型表示装 置は、同一基板上に様々な同路や素子を作り込むことで 製造コストの低減、表示装置の小型化、歩留まりの上 界、スループットの低減など、様々な利点が得られると して注目されている。

【0004】従来、アクティブマトリクス型EL表示装置の画業構造は図3に示すようなものが一般的であった。図3において、301はスイッチング素子として機能する下FT(以下、スイッチング用下下下という)、302はEL素子303に供給する電流を制御するための素子(電流制御用下下という)、304はコンデンサ(保軽量のある。スイッチング用下下301はゲート保軽線305及びソース配線(データ配線)308に接続されている。また、電流制御用下下302はのドレインはEL素子303に、ソースは電源供給線307に接続されている。また、電流制御用下下302はのドレインはEL素子303に、ソースは電源供給線307に接続されている。また、電流制御用下下302はのドレインはEL素子303に、ソースは電源供給線307に接続されている。また、電流制御用下下302はのドレインはEL素子303に、ソースは電源供給線307に接続されている。また、電流制御用下下302はのドレインはEL素子303に、ソースは電源供給線307に接続されている。

【0005】ゲート配線306が選択されるとスイッチング用TFT301のゲートが問き、ソース配線306のデータ信号がコンデンサ304に蓄積され、電池制御用TFT302のゲートが開く。そして、スイッチング用TFT301のゲートが開した後、コンデンサ304に蓄積された電荷によって電流制御用TFT302のゲートは開いたままとなり、その間、EL素子303が発光する。このEL素子303の発光量は流れる電流量で変化する。このEL素子303の発光量は流れる電流量で変化する。

【0006】このとき、EL素子303に供給される電 流量は電流制御用TFT302のゲート電圧によって制 御される。その様子を関4に示す。

【0007】図4 (A) は電流制御用TFTのトランジスタ特性を示すグラフであり、401はId-Vg特性(又はId-Vg曲線)と呼ばれている。ここでIdは

ドレイン電流であり、Vgはゲート電圧である。このグラフにより任意のゲート電圧に対して流れる電流量を知ることができる。

【0008】通常、EL素子を駆動するにあたって、上記Id-Vg特性の点線402で示した領域を用いる。402で囲んだ領域の拡大図を図4(B)に示す。

【0009】 図4 (B) において、斜線で示す領域はサブスレッショルド領域と呼ばれている。実際にはしさい 値電圧 (Vth) 近傍火はそれ以下のゲート電圧である 領域を指し、この領域ではゲート電圧の変化に対して指数関数的にドレイン電流が変化する。この領域を使ってゲート電圧による電流が開始を行う。

【0010】スイッチング用TFT301が明いて画案 内に入力されたデータ信号は、まずコンデンサ304に 蓄積され、そのデータ信号がそのまま電流前側用TFT 302のゲート電圧となる。このとき、図4人に、 したIdーV g特性に従ってゲート電圧に対してドレイン電流が1割1で決まる。即ち、データ信号に対応して 所定の電流がEL素子303を流れ、その電流量に対応 した発光量で耐配EL素子303が発光する。

【0011】以上のように、データ信号によって E L 業 子の発光量が制御され、その発光量の制御によって廃調 表示がなされる。この方式はいわゆるアナログ酸調と呼 ばれる方式であり、信号の振幅の変化で降調表示が行わ れる。

[0012] しかしながら、上記アナログ顛離方式はTFTの特性パラツキに非常に親いという欠点がある。例 えばスイッチング用TFTの1dーVg持性が同じ防御を表示する隣接職業のスイッチング用TFTと異なる場合(全体的にプラス又はマイナス側へシフトした場合)を規定する。

【0013】その場合、各スイッテング用TFTのドレイン電流はバラッキの程度にもよるが異なるものとなり、各両素の電流制御用TFTには異なるゲート電圧がかかることになる。即ち、各BL素子に対して異なる電流が流れ、結果として異なる発光量となり、同じ階調表示を行えれくなる。

【0014】また、仮に各画素の電流制御用TFTに等しいゲート電圧がかかったとしても、電流制御用TFTのIddyg特性にバラツキがあれば、同じドレイン電流を出力することはできない。さらに、図4(A)からも明らかなようにゲート電圧の変化に対して指数開数にドレイン電流が変化するような領域を使っているため、「ddVg特性が僅かでもずれれば、等しいゲート電圧がかかっても出力される電流量は大きく異なるといった事帳が生じうる。こうなってしまうとFIま子の路

【0015】実際には、スイッチング用TFTと電流制御用TFTとの、両者のパラツキの相乗効果となるので 条件的にはさらに厳しい。このように、アナログ階調方

光量が隣接画素で大きく異なってしまう。

式はTFTの特性バラツキに対して極めて敏感であり、 その点が従来のアクティブマトリクス型EL表示装置の 多色カラー化における障害となっていた。

[0016]

【発明が解決しようとする課題】 ※順発明は上記問題点 を鑑みてなされたものであり、鮮明な多階調力ラー表示 の可能なアクティブマトリクス型 E L 表示装置を提供す ることを課題とする。そして、そのようなアクティブマ トリクス型 E L 表示装置を表示相ディスプレイとして具 備する高性能な電子装置(電子デバイス)を提供するこ とを課題とする。

[0017]

【課題を解決するための手段】本出顧人はアナログ略調 方式の問題は B L 素子に流れる電流削物用 T F T の特性 バラッキ、特に電流削物用 T F T のオン抵抗のバラッキ に起因することを見いだした。なお、オン抵抗とは T F T の F レイン電圧をその時に流れている F レイン電流で 割った値である。

[0018] 即ち、電流制御用TFTのオン抵抗がTF 下間でばらつくために同一条件でも異なる電流(ドレイン電流)が流れてしまい、その結果、所還の階調が得ら れないという不見合が生じるのである。

【0020】また、本類発率を実施する場合、EL素子 に流れる電流量が抵抗体(R)の塩抗値で挟まり、供給 される電流は常に一定となる。即ち、従来のような電流 値を制御して階調設示を行うアナログ階的方式は使え い。そこで本類発明では電流制御用TFTを単に電流供 給肝のスイッチング素子として用いた時間分割方式の階 調表示(以下、時分割階調という)を用いることを特徴 としている。

[002:] 具体的には以下のようにして時分前 監視表 示を行う。ここでは8ビットデジタル駆動方式により2 56階割(1677万色)のフルカラー表示を行う場合 について説明する。

【0022】まず、画像1フレームを8つのサブフレームに分割する。なお、表示領域の全画業にデータを入力する1周期を1フレームと呼び、通常のELディスプレイでは発展周波数は50日メ、即51秒間に60フレームが形成される。1秒間のフレーム数がこれ以下になると視覚的にフリッカ等の画像の15つきが目立ち始める。なお、1フレームを25に複数に分割したフレーム

をサブフレームと呼ぶ。

【0023】1つのサプフレームはアドレス原制(「 あ)とサステイン期間(Ts)とに分けられる。アドレス 期間とは、1サプフレーム原面中、全両薬にデータを入 力するのに要する時間全体であり、サスティン別間(点 対別間と言っても良い)とは、EL薬子を発光させてい る原間を示している。(図1025)

【0024】こで1つ目のサプフレームを5°1と呼び、以下2つ目のサプフレームか68つ目のサプフレームか68つ目のサプフレームまでを5°82~5°88と呼ぶ。また、アドレス期間 (Ta) は5°1~5°88とで一定である。一方、5°7 1~5°78のサステイン期間(Ts)をそれぞれTs1~ Ts8とする。

【0026】まず、画素が有するEL素子の約向電機 (TFTに接続されていない側の電板を指す。通常は陰 雌となる。)に電圧を加えない、実態としておき、EL素子を発光させずに各画素にデータ信号を 入力していく。この期間がアドレス期間となる。そして、全ての画素にデータが入力されてアドレス期間が終 プレち。対前電板に電圧を加えて(選択して)一斉に EL素子を発光させる。この期間がサステイン期間となる。また、発光させる。値画教を点灯させる)期間はTsl で Ts8までのいずれかの期間である。ここではTs8の期 間、所定の画素を点灯させたとする。

[0027] 次に、再びアドレス期間に入り、全画素に データ信号を入力したらサステイン期間に入る。このと きはTs1~Ts7のいずれかの期間がサステイン期間とな る。ここではTs7の期間、所定の画素を点灯させたとす る。

【0028】以下、残りの6つのサブフレームについて 同様の動作を繰り返し、順次Ts6、Ts5…Ts1とサステ イン期間を設定し、それぞれのサブフレームで所定の面 素を点灯させたとする。

【0029】8つのサプフレームが出現したら1フレーな整条たことになる。このとき、サステイン期間の積 算によってその画楽の階調を削縮する。例えば、Ts1と Ts2を選択した場合には全灯を100%としたうちの7 5%の輝度を表現でき、Ts3とTs5とTs8を選択した場合には16%の輝度を表現できる。

【0030】なお、以土は256階調の場合について説明したが、他の階調表示を行うことも可能である。

【0031】nビット(nは2以上の整数)の階調(2 四階調)の表示を行う場合には、まず1フレームをnビ [0033] そして、n 枚の各サプフレームのサスティ 刈期間 (担し、SF1、SF2、SF3…SF(m-1)、SF (n)に対応するサステイン期間を各本Ts1、Ts2、Ts3 …Ts(m-1)、Ts(n)と変サ)をTs1:Ts2:Ts3:…: Ts(m-1):Ts(n)=20:2-1:2-2:…:2-(m-2): 2-(m-1)となるように乗車する。

【0034】この状態で、任意の1サプフレームでは順 次両素が選択され(旅密には各画束のスイッチング用T 下が選択され)、電流開御用TFTのゲート電極に所 定のゲート程圧(データ信号に対応する)が加わる。こ このとき、電流制御用TFTが導通状態になるようなデー 夕信号が入力された画業のEL素子は、アドレス期間終 了後、そのサプフレームに割り当てられたサステイン明 間だけ発光する、即ち所定の重素が点灯する。

[0035] この動作を n 枚のサブフレーム全てにおいて繰り返し、そのサステイン別間の機算によって名画薬の障碍が制御される。 従って、住意の一面素に往目すると、その画薬が各サブフレームでどれだけの別間点灯したか(どれだけのサステイン別限を採出したか) によって、その一面楽の跨路が開産される。

[0036]以上のように、アクティブマトリウス型と L表示設備において、電流制制用TFTのドレインシE L張予との間に抵抗体(R) を設け、EL集子を流れる 電流を採に一定とした上で、時分割陥調表示を行う点が 本駒発明の特徴である。この構成によりTドTの特性バ ラツキによる隔離不良を防ぐことができる。

[0037]

【発明の実施の形態】まず、本駅発明のアクティブマトリクス型E L 表示装画の回路構成を図 I (A) に示す。 図 I (A) のアクティブマトリクス型E L 表示装置は、基板上に形成されたTF下によって画素部 I 0 1、両素部の周辺に配置されたデータ信号側駆動回路 I 0 2 及びゲート信号側駆動回路 I 0 3 が形成される。なお、データ側信号側駆動回路とゲート信号便駆動回路はどちらも両業都を扱んで1 対で設け も構わない。

(B) 102cにはラッチ信号 (Latch Signals) が入力 される。

【0039】本願発明では画素部に入力されるデータ信 号がデジタル信号であり、また被晶表示装置と異なり電 圧階調表示ではないので、「0」または「1」の情報を 有するデジタルデータ信号がそのまま画業部へと入力さ れる。

【0040】画素部101にはマトリクス状に複数の画素104が配列される。画素104の拡大図を図1

(B) に示す。図1 (B) において、105はスイッチ ング用TFTであり、ゲート信号を入力するゲート配線 106とデータ信号を入力するデータ配線 (ソース配線 ともいう) 107に接続されている。

[0041] また、108は電流制勢用下FTであり、 そのゲートはスイッチング用下FT105のドレインに 接続される。そして、電流開物用下FT108のドレイ ンは抵抗体109を介してEL菓子110は接続され、 ソースは電源財給線111に接続される。E1菓子11 は電流制御用下FT108に接続される。E1菓子10 は電流制御用下FT108に接続された陽極(画素・電極) (均拘電線)とであり、機幅に対向して設けられた機械 (対拘電線)とでなり、機幅に対向して設けられた機械 されている。

【0042】なお、抵抗体109は電流制御用TFT1 08のオン抵抗よりも十分に大きい抵抗値を示す来子で おれば良いため構造等に限定はない。抵抗値の高い半導 体層を用いると形成が容易であり好ましい。

【0043】また、スイッチング用TFT105が非選 採状態(オン地態)にある時、電流向脚用TFT108 がゲート電圧を保持するためにコンデンサ113が設け られる。このコンデンサ113はスイッチング用TFT 105のドレインと電源供給線111とに接続されてい 24

【0044】以上のような画素部に入力されるデジタル データ信号は、時分割階調データ信号発生回路114に で形成される。この回路ではアナログ信号又はデジタル 信号でなるビデオ信号(画像情報を含む信号)を、時分 割階調を行うためのデジタルデータ信号に要執すると共 に、時分割階調表示を行うために必要なタイミングバル ス等を発生させる回路である。

【0045】 典型的には、時分削階調データ信号発生回 路114には、1フレー人を n ピット (n は 2以上 の整 数)の階調に対応した複数のサプフレームに分割する手 段と、それら複数のサプフレー人においてアドレス期間 及びサステイン期間を選択する手段と、そのサステイン 期間を T s!: T s2: T s3: …: T s(n-1): T s(n) = 20: 2-1: 2-2: …: 2-(n-2): 2-(n-1)となるよう に設定する手段とが含まれる。

【0046】この時分割階調データ信号発生回路114 は、本願発明のEL表示装置の外部に設けられても良い。その場合、そこで形成されたデジタルデータ信号が 本馴発明のEL表示装置に入力される構成となる。この 場合、本馴発明のEL表示装置をディスプレイとして有 する電子装置は、本願発明のEL表示装置と時分削踏鸛 データ信号発生回路を測の部品として含むことになる。

【0047】また、時分削階割データ信号発生回路11 4を1Cチップなどの形で本願発明のEL表示装置に実 装しても良い。その場合、その1Cチップで形成された デジタルデータ信号が本願発明のEL表示装置に入力さ れる端成となる。この場合、本願発明のEL表示装置を ディスプレイとして育する電子装置は、時分割階調デー タ信号発生回路を含む1Cチップを実装した本願発明の EL表示装置を部品として含むことになる。

(0048]また最終的には、時分割階割データ信号発生回路114を画素部104、データ信号削撃動回路1 02及びゲート信号削撃動回路と同一の基板上に下FTでもって形成しうる。この場合、E1表示装置に画像情報を含むビデオ信号を入力すれば全て基板上で処理することができる。勿論。この場合の時分割能割データ信号発生回路は本潮発明で用いるポリシリコン膜を活性層とする下FTで形成することが重ましい。また、この場合、本頭発明のE1表示を描しまります。

【0049】次に、本期発明のアクティブマトリクス型 E L 表示装置について、断面構造の観路を図 2 に示す。 【0050】図 2 において、11 は遊板、12 は下地と なる絶線液(以下、下地機という)である。基板11と しては遊光性基板、代表的にはガラス基板、石英基板、 ガラスセラミックス経板、又は結晶化ガラス基板を用い ることができる。但し、作販プロセス中の最高処理温度 に耐えるものでなくてはならない。

(2051)また、下地膜12は特に可動イオンを含む 基板や潮電性を有する基板を用いる場合に有効である が、石英基板には吸けなくても稀わない。下地膜12と としては、珪素(シリコン)を含む診療原を用いれば良 い。なお、本宗細書において「迂葉を含む診験膜」と は、具体的には酸化陸葉膜、容化珪素膜若しくは窒化 化珪素膜(S:O×Ny:x、yは任意の整数、で示さ れる)など珪素に対して酸素若しくは窒素を所定の割合 で含ませた影線膜を指す。

【0052】201はスイッチング用下FT、202は 電流制築用下FTであり、どちらもカチャネル型下FT で形成されている。ロチャネル型下FTの電界効果移動 度はロチャネル型下FTの電界効果移動度よりも大きい ため、動作速度が早く大電液を流しやすい。また、同じ 電流量を洗すにもTFTサイズはエチャネル型下FTを 流制御用下FTとして用いた方が画像表示部の有効発光 面積が広くなるので好ましい。 【0053】ただし、本願発明において、スイッチング 用TFTと電流制御用TFTをのチャネル型TFTに限 定する必要はなく、両方又はどちらか片方に pチャネル 型TFTを用いることも可能である。

【0054】スイッチング用TFT201は、ソース領域13、ドレイン領域14、LDD領域15本~15点、分離領域16及びチャネル形成領域17。、17 bを含む活性層、ゲート電極19a、19h、第1層間絶緯版20、ソース配線21並びにドレイン配線22を有して形成される。なお、ゲートを緩脹18又、鉱第1層間絶緯版20は最板上の全TF下上過であっても良い、回路又は素子に応じて異ならせでも良い。【00551また、図2に示すスイッチング用TFT201はゲート電艦19a、19bが電がに接続されており、いやゆるダブルゲート構造となっている。勿論、ダブルゲート構造だけでなく、トリブルゲート構造などいわゆるマルチゲート構造に関係を含む構造)であっても良い。

【0056】マルチゲート構造はオフ電流を低減する上で極めて有効であり、スイッチング用TFTのオフ電流 を十分に低くすれば、それだけ図1(B)に示すコンデ ンサ112に必要な容量を小さくすることができる。 ち、コンデンサ112の専有面剣を小さくすることがで さるので、マルチゲート構造とすることはEL素子10 9の有効発光面積を広げる上でも有効である。

[0057]さらに、スイッチング用TFT201においては、1DD前域15a~15d%、ゲート総線別を介したゲート電板17a, 17bと重ならないように設ける。このような構造はオフ電流を低減する上で非常に効果的である。また、1DD前域15a~15d0見さ(4節) 15a%、15a0月、15a

【0058】なお、チャネル形成領域とLDD領域との間にオフセット領域(チャネル形成領域と同一組成の単等体層でなり、ゲート電圧が印加されない領域)を設けることはオマ電流を下げる上でさらに好ましい。また、二つ以上のゲート電極を有するマルチゲート構造の場合、チャネル形成領域の間に設けられた分離領域16

(ソース領域又はドレイン領域と同一の濃度で同一の不 純物元素が添加された領域)がオフ電流の低減に効果的 である。

【0059】次に、電流制御用下下202は、ソース 領域26、ドレイン領域27、LDD領域28及びチャ ネル形成領域29を含む活性瘤、ゲート電線131 ゲート電極30、第1層間絶線機20、ソース配線31並 びたドレイン配線32を有して形成される。但し、図2 の場合はドレイン領域27とドレイン配線32との間に 抵抗体33、接続領域34とが配상54でいる。

【0060】抵抗体33は図1(B)の抵抗体109に

担当し、接続領域34は胚序433とドレイン配編32 とを電気的に接続するための高速度不純物領域(ドレイン領域27と同じ組成の不物物領域)である。なお、ここでは電流制御用下ド7202の活性層を延長させて同て上紙形な33と電波的に接続しているが、電気的な経動が近はこの構造に関する必要はない。

【0061】 なお、55で元される類別は批元体33を 形成する際にドーピンゲマスクとして用いる薄餅 (以下、マスク駅という)であり、ここではゲート電磁30 と同時に形成される。図2の場合、マスク膜55はゲート電極30と同一材料でなる導理膜だが電気的に孤立さ せておけば日が

【0062】図2の構造とする場合、混結体33はLD D領域28と同一組成の不純物で域で形成される。そし て、抵抗体の異さと断面積を限抗値が決定される。何も 不純物を添加しない異性な半導体層で形成することも可 能であるが、抵抗値の側が困難になるので、不純物を 添加して物理する方が存ました。

[0063] なお、上記のように抵抗体33を半導体層で形成する場合、上泉子から発した光が抵抗体に当たると抵抗値が変化する可能性がある。従って、図2のように選光性を有するマスク膜を設けておいて選光膜として用いることは、抵抗値の変化を防ぐという意味で有効である。

【0064】また、図1(3)に示すように、スイッチング用TFTのドレインは電流制制用TFTのゲートに 接続されている。具体的には電流制制用TFT201のドレイン領域14とドレイン配線(接続配線とも言える)22を介して電気的に接続されている。なお、ゲート電極30はシングルゲート構造となっているが、マルチゲート構造であっても良い。また、ソース配線31は図1

【0065】電流制御用TFT202はEL素子に注入

(B) の電源供給線110に接続される。

される電流量を制御するための素子であり、比較的多く の電流が流れる。そのため、チャネル幅(W)はスイッ チング用TFTのチャネル幅よりも大きく設計すること が好ましい。また、電流制御用TFT202に過剰な雷 流が流れないように、チャネル長(L)は長めに設計す ることが好ましい。望ましくは一面素あたり0.5~2 μA (好ましくは1~1.5μA) となるようにする。 【0066】以上のことを踏まえると、図9に示すよう にスイッチング甲TFTのチャネル長を1.1 (但し1.1 = L 1 a + L 1 b) 、チャネル幅をW1とし、電流制御用 TFTのチャネル長をL2、チャネル幅をW2とした 時、W1は0. !~5μm (代表的には1~3μm)、W 2は0. 5~30μm (代表的には2~10μm) とする のが好ましい。また、L1は0.2~18 µm (代表的 には2~15 μm)、L2は0.1~50 μm (代表的に は1~20 um) とするのが好ましい。但し、以上の数

値に限定する必要はない。なお、図9に記載されたL3 は抵抗体の長さ、W3は抵抗体の幅である。

【0067】また、図2に示したとし表示装置は、電流 制御用下FT202において、ドレイン領域27とチャ ネル形成領域29との間に1DD領域28が設けられ、 且つ、LDD領域28がゲート絶縁膜18を介してゲー ト電極30に重なっている領域と重なっていない領域と を有する点に集合がサートを

【0068】 電流制御用丁FT202は、EL煮子20 名を発光させるために比較的多くの電流を流すため、ホットキャリア注入によるがだが策を調じておくことが望ましい。また、黒色を表示する際は、電流削御用丁FT202をオフ状態にしておくが、その際、オフ電流が高いときれいな黒色表示ができなくなり、コントラストの低下等を招く。従って、オフ電流も抑える必更がある。【0069】 ホットキャリア注入による方化に関しては、ゲート電板に対して10円破域が重なった構造が非常に効果的であることが知られている。しかしながら、LDロ版を住を置れてしまうとオフ電流が増加してし、LDロ版を体を置ねてしまうとオフ電流が増加して、サード電気に重ならないLDD領域を値を回れに設けるという新規な構造によって、ホットキャリア対策とオフ電流対領とを同時に解決している。

[0070] との時、ゲート電極に重なったLDD領域の長さは $0.1\sim3$ μ m (好ましくは $0.3\sim1.5$ μ m) にすれば良い。長すぎては寄生容量を大きくしてしまい、短すぎてはホットキャリアを防止する効果が弱くなってしまう。また、ゲート電極に重ならないLDD領域の長さは $1.0\sim3.5$ μ m (好ましくは $1.5\sim1.5$ μ m (好ましくは $1.5\sim1.5$ μ m (好ましくな)、短りでなくなり、短すぎると十つな電流を低域する効果が弱くなる。

【0071】また、上記構造においてゲート電極とLD り領域とが重なった領域では寄生容量が形成されてしま うため、ソース領域26とチャネル形成領域29との問 には設けない方が好ましい。電流制御用TFTはキャリ ア(ここでは電子)の流れる方向が常に同一であるの で、ドレイン領域側のみにLDD領域を設けておけば十 分である。

【0072】また、流しうる電流量を多くするという観点から見れば、電流制御用TFT202の活性層(特にチャネル形成領域)の機厚を厚くする(好ましくは50~100nm、さらに好ましくは60~80nm)ことも有効である。逆に、スイッチング用TFT201の場合はオフ電流を小さくするという観点から見れば、活性層(特にチャネル形成領域)の機原を薄くする(好ましくは20~50nm、さちに好ましくは25~40nm)ことも有効である。

【0073】以上は画素内に設けられたTFTの構造について説明したが、このとき同時に駆動回路も形成され

る。図2には駆動回路を形成する基本単位となるCMO S回路が図示されている。

【0074】図2においては極力動作速度を落とさないようにしつコホットキャリア注入を低減させる構造を有する下下をCMOS回路のnチャネル壁下下204として用いる。なお、ここでいう撃動回路としては、図1に示したデータ信号駆動回路102、ゲート信号駆動回路103を指す。効論、他の論理回路(レベルシフタ、A/Dコンパータ、信号分割回路等)を形成することも可能である。

【0075】 nチャネル型205の活性層は、ソース額 域355、ドレイン領域36、LDD領域37及びチャネ ル形成領域38を含み、LDD領域37はゲート絶縁膜 18を介してゲート無極39と母なっている。

[0076]ドレイン領域側のみにLDD領域を形成しているのは、動作速度を落とさないための配慮である。また、このロチャネル型TFT205 はオフ電流値をあまり気にする必要はなく、それよりも動作速度を重視した方が良い。従って、LDD領域37は完全にゲート電磁に重ねてしまい、極力抵抗成分を少なくすることが望ましい。即ち、いわゆるオフセットはなくした方がよい。

【0077】また、CMOS回路の Pチャネル型 TFT 205は、ホットキャリア注入による劣化が発送でなるないので、特にLDD 領域を設けなくても良い。従って活性需はソース領域 40 だしたイン領域 41 及びチャネル形成領域 42を含み、その上にはゲート絶縁数 18 とゲート電磁 3が設けられる。勿論、ロチャネル型 TFT 204と同様にLD 預域を設け、ホットキャリア対策を献じることも可能である。

【0078】また、nチャネル型TFT204及びpチャネル型TFT205はそれぞれ第1層間絶縁膜20に 関われ、ソース配線44、45が形成される。また、ド レイン配線46によって両者は電気的に発続される。

【0080】また、48は第2層世絶縁瀕であり、TF 下によっでできる浜差の平坦化を行う平坦化膜としての 機能を有する。第2層間絶縁膜48としては、有機樹脂 焼が好ましく、ポリイミド、ポリアミド、アクリル、B CB(ペンゾシクロブテン)等を用いると良い。これら の有機関係版は良好な平坦面を形成しやすく、比誘電率が低いという和点を有する。 B 上層は凹凸に非常に敏感であるため、 T 下 T による段差は第2層間絶線膜で殆ど吸収してしまうことが望ましい。また、ゲード配線やデータ配線と T は、T を低減する上で、比続端率の低い材料を浮く設けておくことが望ましい。後つて、脱解なT の T

【0081】また、49は透明導電膜でなる画素電極(EL素子の隔極)であり、第2層間絶縁膜 48及び第 1パッシベーション膜47にコンタクトホール(開孔)に発開けた後、形成された配領。2に接続されるように形成される。なお、図2のように画素電極49とドレイン領域27とが直接接続されないようにしておくと、EL層のアルカリ金属が画素電極を軽由して活性層へ侵入することを防ぐことができる。

【0082】画業電機49の上には酸化注素機、窒化酸 化珪楽艇または有機砂脂膜でなる第3層間触線膜50か 3~1μの厚まだ設けられる。この第3層間聴態 膜50は画素電極49の上にエッチングにより開口部が 設けられ、その開口部の縁はテーパー形状となるように エッチングする。テーパーの角度は10~60°(好ま しくは30~50°)とすると良い。

[0083] 第3 層間絶縁機 50 の上にはEL層51 が 設けられる。EL層51 は単層又は視慮構造で用いられるが、積極構造で用いた方が発光効率は良い。一般的に は両素電極上に正孔注入層/正孔輸送層/発光層/電子 輸送層・定位正孔注入層/正孔輸送層/発光層/電子 輸送層・定位正孔注入層/正孔輸送層/発光層/電子 輸送層/定位正孔注入層/正孔輸送層/発光度/電子 輸送層/電子注入層のような構造でも良い。本額発明で は公知のいずれの構造を用いても良いし、EL層に対し で歯光椎を装準をドーピングしても良い。

【0084】有機E L 材料としては、例えば、以下の米国特許又は公開公報に開示された材料を用いることができる。米国特許第4、356、429号、米国特許第4、720、43号、米国特許第4、720、43号、米国特許第4、720、43号、第48号、4、1950号、米国特許第5、05号、861号、米国特許第5、047、687号、米国特許第5、047、687号、米国特許第5、059、862号、米国特許第5、061、617号、米国特許第5、294、869号、米国特許第5、294、869号、米国特許第5、294、869号、米国特許第5、294、870号、米国特許第5、294、870号、米国特許第5、294、870号、米国特許第5、15年、4870号、4870号、米国特許第5、51年、4870号、4

【0085】なお、EL表示装置には大きく分けて四つのカラー化表示方式があり、R(赤)G(緑)B(青)に対応した三種類のEL素子を形成する方式、白色発光

のEL素子とカラーフィルターを組み合わせた方式、青 色文は青緑発光のEL素子と黄光体 (蛍光性の色変換 居: CCM) とを組み合わせた方式、陰極(対向電極) 层に透明電極を使用してRGBに対応したEL素子を重ね る方式、がある。

【0086】図2の構造はRGBに対応した三種類のE 上裏子を形成する方式を用いた場合の例である。なお、 図2には一つの画素しか図示していないが、同一構造の 画素が示、線又は青のそれぞれの色に対応して形成さ れ、これによりカラー表示を行うことができる。

(0087) 本願発用は発光方式に関わらず実施することが可能であり、土地四つの全ての方式を本願発明に用いることができる。しかし、 低光体は日上に比べて応答 返度が選く残光が問題となりうるので、 世光体を用いない方式が望ましい。また、発光呼度を落とす要因となるカラーフィルターもなるべく使わない方が望ましいと言える。

【0088】EL層51の上にはEL素子の除極52が 設けられる。除極52としては、仕事限数の小さいマグ ネシウム(Mg)、リチウム(L1)若しくはカルシウ ム(Ca)を含む材料を用いる。好ましくはMgAg (MgとAgをMg:Ag=10:1で混合した材料) でなる理極を用いれば良い。他にもMgAgAl に1:Al電機、また、LiFAl電極が挙げられる。

【0089】除極52はEL層51を形成した後、大気 解放しないで理続約に形成することが望ましい。除極5 2とEL層51との沢南状態は EL業子の発光効率に大 きく影響するからである。 なお、本明細書中では、 画素 罹極(陽後)、EL海及び陰極で形成される発光素子を EL素子と呼ぶ。

【〇090】 EL 曜51と陰極52とでなる機層体は、 各回素で個別に形成する必要かるるが、EL 層51は水 がに極めて弱いため、通常のフォトリングラフィ技術を 用いることができない。従って、メタルマスク等の物理 的なマスク材を用い、真空蒸替法、スパッタ法、ブラズ マCVD法等の気相法で进択的に形成することが好まし い

【0091】なお、EL層を選択的に形成する方法として、インクジェット法、スクリーン印刷法又はスピンコート法等を用いることも可能であるが、これらは現状では陰崎の連続形成ができないので、上述の方法の方が好ましいと言える。

【0092】また、53は保護電極であり、除極52を 外部の水分等から保護すると同時に、各画素の機構52 を接続するための電極である。保護電極53としては、 アルミニウム(A1)、銅(Cu)若しくは鍵(Ag) を含む低抵抗な材料を用いることが好ましい。この保護 電極53には8上層の発熱を観和する放熱効果も開持で きる。また、上配EL層51、陰極52を形成した後、 大気解放とないで連続的に保護電極53まで形成するこ とも有効である。

【0093】また、54は第2バッジベーション駅であり、脱厚は 10 nm~1 μ m (好ましくは200~50 nm)と寸れば良い。第2パッジベーション駅54 を設ける目的は、E L B5 1 を水分から保護する目的が主であるが、放熱効果をもたせることも有効である。但し、上述のように E L B1 2 0℃生での温度節刷 で成版 するのが望ましい。従って、ブラズマC V D 法、スパッタ法、真空蒸荷法、イオンブレーティング法文は搭渡途 布法(スピンコーティング法)が望ましい成散方法と言える。

【0094】なお、図2に図示されたTFTは全て、本 願発明で用いるポリシリコン膜を活性層として有することは言うまでもない。

【0095】本類発制の主旨は、TFTの活性層として 結晶整算の連続性が高く、結晶方位の揃った特異な結晶 構造でなるボリシリコン酸を用いることで高い動作返腹 を示すTFTを形成し、それにより駆動回路―体型のア クティブマトリクス型EL 表示装置の時分割階調表示が 可能となるというものである。従って、図2のEL表示 装置の構造に限定されるものではなく、図2の構造は本 顔発明を実施する上での好ましい形態の一つに過ぎな

【0096】上記ポリシリコン膜を用いたTFTは、高い動作連度を示すが故にホットキャリア注入などの劣化も起こりやすい。そのため、図2のように、画葉内において機能に応じて構造の質なるTFT(オフ電流の十分に低いスイッチング用TFTと、ホットキャリア注入に強い電流制御用TF丁)を形成することは、高い信頼性をいい、EL表示数可能な(動作性能の高い)EL表示装置を作取する上で非常に有効である。

【0097】 (実施例1】本契順の実施例について図5 一図8を用いて説明する。ここでは、画楽部とその周辺 に設けられる駆動回路部のTPTを同時に作戦する方法 について説明する。但し、説明を簡単にするために、駅 動回路に関しては基本単位であるCMOS回路を図示す ることとする。

[0098]まず、図5(A)に示すように、下地際 (図示せず)を表面に設けた幕板501を用意する。本 実施例では結晶化ガラス上に下地源として100nm厚 の窓化渡近珪素膜を200nm厚の窓化態近生素膜とを 模層して用いる。この時、結晶化ガラス基板に接する方 の窒素痩度を10~25wt%としておくと良い。勿 歳、下地膜を設けずに石英基板上に直接素子を形成して も良い。

【0099】次に基板501の上に45nmの厚さのア モルファスシリコン膜502を公知の成膜法で形成す る。なお、アモルファスシリコン膜に限定する必要はな く、非晶質構造を含む半導体膜(微結晶半導体膜を含 む)であれば良い。さらに非晶質シリコンゲルマニウム 膜などの非晶質構造を含む化合物半導体膜でも良い。

【0100】 ここから図5 (C)までの工程は本出顧人 による特間平10-247735号公徽を完全に引用す ることができる。同公報ではN1等の元謀を触媒として 用いた半導体膜の結晶化方法に関する技術を開示してい る。

[0101] まず、間口郎503a、503bを有する保 懇談504を形成する。本実施例では150nm厚の酸 化注業服を用いる。そして、保護服504の上にスピン コート法によりニッケル(Ni)を含有する層(Ni含 有層)505を形成する。このNi含有層の形成に関し ては、前部7数数を参札にすれば良い、

【0102】次に、図5 (B) に示すように、不活性雰囲気中で570℃14時間の加熱処理を加え、アモルフスシリコン膜502を結晶化する。この際、N1が接した領域(以下、N1減近領域という)506a、506bを起点として、基板と標準平行に結晶化が進行し、棒状純晶が集まって並んだ結晶特遣でなるポリシリコン 腰507が形成される。この時点において、電子線回折写真には図12(A)に示したような (110)配向に対応する回折斑点が観測されることが判っている。

【0103】次に、図5(C)に示すように、保護胰505をそのままマスクとして15歳に属する元素(好ましくはリン)をハ;添加額収506a、506bに添加する。こうして高濃度にリンが添加された領域(以下、リン添加領域という)508。508bが形成される。

[0104] 次に、図5(C)に示すように、不活性雰 歴気中で600℃12時間の加熱処理を加える。この熱 処理によりポリシリコン瞬507中に存在するNiは移 動し、最終的には殆ど全て矢印が示すようにリン添加領 域508a、508bに捕殺されてしまう。これはリンに よる金属元業(本実施例ではN1)のゲッタリング効果 による現象であると考えられる。

 $\{0\ 1\ 0\ 5\}$ この工程によりポリッソコン隣 $5\ 0\ 9$ 中に 没る $N\ 1$ の測度は $S\ 1M\ 5$ (質量二次イオン分析) による 湖定館で少なくとも $2\times 1\ 0\ 1^7$ atoms/cm 3 にまで低減 される。 $N\ 1$ は半導体にとってライフタイムキラーであるが、この程度まで低減されると $T\ F\ T\ 7$ 特性には何ら悪 影響を与えることはない。また、この測度は殆ど現状の $S\ 1\ M\ S$ 分析の制定限界であるので、実際にはさらに低い 濃度($2\times 1\ 0\ 1^7$ atoms/cm 3 以下)であると考えられ 1

【0106】こうして触媒を用いた結晶化され、且つ、その触媒が下ドでの動作と支障を与えないレベルにまで 低減されたポリシリコン膜509が得られる。その後、 とのポリシリコン膜509のみを用いた活性層510~ 513をパターニング工程により形成する。なお、活性 層513の一部は後に抵抗体となる半導体層も含まれ る。また、この時、後のパターニングにおいてマスクも わせを行うためのマーカーを、上記ポリシリコン膜を用いて形成すると良い。(図5(D))

【0107】次に、図5(E)に示すように、50nm 厚の窒化酸化シリコン瀬をプラズマCVD法により形成 し、その上で酸化等網気中で950で1時間の加熱処理 を加え、熱酸化工程を行う。なお、酸化等囲気は酸素等 明気でも良いし、ハロゲン元素を添加した酸素等団気で も良い。

【0108】この熱酸化工程では活性層と上記室化酸化シリコン限との発面で酸化が進行し、約15 nm厚の水リシリコン酸が酸化されて約30 nm厚の酸化シリコン酸が形成される。即ち、30 nm厚の酸化シリコン膜と50 nm厚の壁化酸化シリコン機が視層されてなる80 nm厚のゲート絶縁膜514が形成される。また、活性 超510~513の胰厚はこの熱酸化工程によって30 nmとなる。

【0199】次に、図6(A)に示すように、レジストマスク515を形成し、ゲート絶縁度514を介して 型を付する不純物元素(以下、P型不純物元素という)を添加する。P型不純物元素としては、代表的には13族に属する元素、典型的にはポロンまたはガリウムを用いることができる。この工程(チャネルドーブ工程という)はTFTのしきい僧竜圧を制御するための工程である。

 $[0\ 1\ 1\ 0]$ なお、本実施例ではジボラン (B_2H_6) を 質量分離しないでプラズマ励起したイオンドープ技でボ ロンを版加する。勿論、質量分離を行うイオンインプラ ンテーション技を用いても良い。この工程により $[1\times 1\ 0]$ $[1\times 1\ 0]$ の濃度でポロンを含む不純物領 域5 $[1\times 1\ 0]$ $[1\times 1\ 0]$

【0111】次に、図6(B)に示すように、レジストマスク519a、519bを形成し、ゲート静線張514 な介しての型を付与する不純物元業(以下、n型不純物元業としては、代素的には15歳に属する元素、典型所にはリンフは砒素を用いることができる。なお、本実施所でおりな、砒素を用いることができる。なお、本実施所でおりな、スフィン(PH3)を質量分離しないでプラズマ時起したプラズマドーピング法を用い、リンを1×1018atom 5/cm3の濃度で添加する。勿論、質量分離を行うイオンインプラシテーション法を用いても良い。

【0112】この工程により形成されるn型不純物領域520、521には、n型不純物元素が2×10¹⁸~5×10¹⁸~5×10¹⁸~5×10 18atoms/cm³ (代表的には5×10¹⁷~5×10 18atoms/cm³) の濃度で含まれるようにドーズ量を調節する。

【0113】次に、図6(C)に示すように、添加された n型不純物元素及び p型不純物元素の活性化工程を行う。活性化手段を限定する必要はないが、ゲート絶縁渡 514が設けられているので電熱炉を用いたファーネス

アニール処理が好ましい。また、図6(A)の工程でチャネル形成領域となる部分の活性幅/ゲート海線機界面 にダメージを与えてしまっている可能性があるため、な るべく高い温度で加熱処理を行うことが望ましい。

【0114】本実施例の場合には耐熱性の高い結晶化ガラスを用いているので、活性化工程を800℃1時間のファーネスアニール処理により行う。なお、処理雰囲気を酸化性雰囲気にして熟酸化を行っても良いし、不活性雰囲気で加熱処理を行っても良い。

[0115] この工程により 型や減物額域520、521の商部、即ち、n型不純物領域520、521の商 限に存在する n型不純物元素を添加していない領域(図6(A)の工程で形成された p型不純物領域)との境界 部(接合部)が明確になる。このことは、後にTFTが完成した時点において、LDD 領域とチャネル形成領域とが非常に良好な接合部を形成しうることを意味する。

[0116] 次に、200~400nmpの締章観を送 成し、パターニングしてゲート電極522~525を 抵抗体を形成するためのマスク戦526を形成する。こ のゲート電極522~525の線幅によって各TFTの チャネル接の長さが決定する。また、マスク限526の 線幅によって提供なの抵抗的が設する。

【0117】なお、ゲート電極は単層の薄電膜で形成しても良いが、必要に応じて二層、三層といった視層膜とすることが好ましい。ゲート電極の材料としては公知の専電膜を用いることができる。具体的には、タンタル(Ta)、チタン(Ti)、モリブデン(Mo)、タングステン(W)、クロ、(Ta)、東京でなる順、または前記元素の窒化物でなる膜(代表的には窒化タンクル膜、窒化タングステン金)膜、窒化チタン膜)、までは前記元素を組み合わせた金)版、窒化チタン膜)、生な的流元素を組み合わせた金)版、窒化チタン膜)、生な的流元素を組み合わせたる金)版、窒化チタン膜)、サッドが高にはタングステンシリサイド膜、チタンシリサイド膜、チタンシリサイド膜、チタンシリサイド膜、チタンシリサイド膜、チタンシリサイド膜、カタンになった。

【0118】本実施例では、50nm厚の窒化タングス テン(WN) 膜と、350nm厚のタングステン(W) 膜とでなる積層膜を用いる。これはスパッタだ形成す れば良い。また、スパッタガスとしてキセノン(X e)、ネオン(Ne)等の不活性ガスを添加すると応力

e)、ネオン(Ne)等の不活性ガスを添加すると応力 による膜はがれを防止することができる。

[0 119] またこの時、ゲート電極523、525は それぞれの型不純物額域520、521の一部とゲート 絶嫌限514を介して重なるように形成する。この重な った部分が後にゲート電板と重なったLDD額域とな る。なお、ゲート電板5243、524bは新面では二つ に見えるが、実際は電気が日後続されている。

【0120】次に、図7(A)に示すように、ゲート電極522~525及びマスク膜526をマスクとして自己整合的にn型不純物元素(本実施側ではリン)を添加

する。こうして形成される不純物領域 5 2 7~5 3 3 には n型不純物領域 5 2 0、 5 2 1 の 1 / 2~ 1 / 1 0

(代表的には1/3~1/4) の濃度でリンが添加されるように測節する。具体的には、1×1 0¹⁶~5×1 0 ¹⁸atons/cm³ (典型的には3×1 0¹⁷~3×1 0¹⁸atons/cm³) の濃度が好生しい。

【0121】次に、図7(B)に示すように、ゲート電 極等を図う形でレジストマスク534a-534dを形成 し、n型不純物元素(本実施例ではリン)を添加して 強度にリンを含む不純物預域535~542を形成す る。ここでもフォスフィン(PH3)を用いたイオンド ープ法で行い、この領域のリンの機度は1×10²⁰~1

る。ことでもフォスティン(ドロ3)を用いたコインドープ法で行い、この領域のリンの機度は1×10²⁰~1×10²¹atoms/cm³(代表的には2×10²⁰~5×10²¹atoms/cm³)となるように調節する。

【0122】この工程によって n チャネル型 T F T のソース領域若しくはドレイン領域が形成されるが、スイッチング用 T F T は、図 7 (A)の工程で形成した n 型 不純物領域 5 3 0~5 3 2 の一部を残す。この残された領域が、図 2 におけるスイッチング用 T F T の L D D 前域 15 a~15 dに対応する。

【0123】次に、図7 (C) に示すように、レジストマスク534æ~534cを除法し、新たにレジストマスク543を形成する。そして、p型不純物元素(本実施例ではポロン)を添加し、高温度にボロンを含む不純物 領域544、545を形成する。ここではジボラン (B2相g)を用いたイオンドープ法により3×10²⁰~3×10²¹4g) (代表的には5×10²⁰~1×10²¹4 tons/cm³) 織役となるようにボロンを添加する。

[0124] なお、不純物領域544、545には速に 1×1020~1×10²¹atons/cn³の濃度でリンが添加 されているが、ここで添加されるボロンはその少なくと 53倍以上の濃度で添加される。そのため、予め形成さ れていた n型の不純物領域は完全に P型に反転し、 P型 の不純物領域として機能する。

【0125】次に、Q7 (D) に示すように、レジストマスク543を除去した後、第1 層間絶縁度546を形 なする。第1 層間絶縁度546としては、珪素含含む絶縁版を単属で用いるか、その中で組み合わせた積層線を用いれば良い。また、 原は400の100 の の の の の の の の の の の の の の と の れば良い。本実施例では、200 の m 原の 密化酸化達素膜を 視層した 構造とする。

[0126] その後、それぞれの濃度で添加された n型 または p型不体物元素を活性化する。 活性化平段として は、ファーネスアニール法が好ましい。 本実施例では進 熱炉において窒素雰囲気中、550℃、4時間の熱処理 を行う。

【0127】さらに、3~100%の水素を含む雰囲気 中で、300~450℃で1~12時間の熱処理を行い 水素化処理を行う。この工程は熱的に励起された水素に より半導体膜の不対結合手を水素終端する工程である。 水素化の他の手段として、プラズマ水素化 (プラズマに より励起された水素を用いる) を行っても良い。

【0128】なお、水素化処理は第1層間絶縁膜546 を形成守る間に入れても良い。即ち、200nm厚の窒 化酸化達素膜を形成した後で上記のように水素化処理を 行い、その後で残り800nm厚の酸化珪素膜を形成し ても端わない。

【0130】次に、50~500nm(代表的には20 0~300nm)の厚さで第1パッシベーション膜55 4を形成する。本実施例では第1パッシベーション膜5 54として300nm犀の翌仁酸化シリコン膜を用いる。これは後化シリコン膜で代用しても良い。

【0131】この時、窒化酸化シリコン膜の形成に先立って日2、NH3等水素を含むガスを用いてプラズマ処理を行うことは有効である。この前処理により励起された水素が第1届電炉線膜546に抵約され、熱処理を行うことで、第1パッシベーション膜554の膜質が改善される。それと同時に、第1層間絶縁膜546に添加された水素が下層制に拡散するため、効果的に活性層を水素化することができる。

【0132】次に、図8(B)に示すように、有機樹脂 からなる第2層間路線膜555を形成する。有機樹脂と してはポリイミド、アクリル、BCB(ベンゾシクロプ テン)等を使用することができる。物に、第2層間絶縁 裁555はTFTが形成する段差を平坦化する必要があ るので、平坦性に優れたアクリル機が好ましい。本実施 別では2.5 μの原宅でアクリル機を形成する。

【0133】次に、第2個電絶線膜555、第1パッシベーション膜554にドレイン配場553に達するコンタクトホールを形成し、画業電極、陽緩)556を形成する。本実施例では酸化インジウム・スズ(ITO)膜を110nmの厚さに形成し、パターニングを行って画業電板とする。また、酸化インジウムに2~20%の酸化亜鉛(ZnO)を混合した透明尊電膜を用いても良い。この画業電板が12素子の隔端となる。

[0134]次に、珪素を含む絶縁膜(本実施例では酸 化珪素膜)を500mの原志に形成し、血素電極55 に対応する位置に間口部を形成して第3層間絶縁騒5 57を形成する。閉口部を形成する際、ウェットエッチ ング法を用いることで容易にテーバー形状の種壁とする とができる。閉口部の側壁が十分になだらかでないと 段差に起射するEL層の分化が顕著な問題となってしま う。

【0135】次に、EL層558及び降極(MgAg確 M 559を、真空蒸結法を用いて大気解放しないで連続形成する。 なお、EL層558の限率は800~200nm (典型的には100~120nm)、陰極559の厚さは180~300nm (典型的には200~250nm)とすれば良い。

【0136】 この工程では、赤色に対応する画楽、緑色 に対応する画楽及び青色に対応する画楽に対して彫文 品層な好験を形成する。但し、E1層は溶破に対する 耐性に乏しいためフォトリングラフィ技術を用いずに各 色個別に形成しなくてはならない。そこでメタルマスク を用いて所望の画素以外を隠し、必要箇所だけ選択的に E1.層及び機構を形成するのが好ましい。

[0137] 即ち、まず赤色に対応する画素以外を全て 題すマスクをセットし、そのマスクを用いて赤色発光の E L 層及び除極を選択的に形成する。次いで、緑色に対 応する画素以外を全て隠すマスクをセットし、そのマス クを用いて緑色発光のE L 層及び熔極を選択的に形成す る。次いで、同様に著色に対する画流以外を全て懸す マスクをセットし、そのマスクを用いて青色発光のE L 層及び降極を選択的に形成する。本材、ここでは全て関 なるマスクを用いるように影成しているが、同じマスク を使いまわしても構わない。また、全画楽に E L 層及び 除極極を形成するまで真空を破らずに処理することが呼ぎ

【0138】なお、EL帰558としては公知の材料を 用いることができる。公知の材料としては、駆動電圧を 考慮すると有機材料を用いるのが好ましい。例えば正孔 往入層、正孔輸送階、発光限度が電子往入層でなる4層 構造をEL層とすれば良い。また、本実施例ではEL楽 子の際極としてMgAg電磁を用いた例を示すが、公知 の他の材料するっても良い。

【0139】また、保護環係 600としてはアルミニウムを主成分とする場所を用いれば良い、保護電係 50 は E1 歴史の陰極を形成した時とは異なるマスクを用いて真空蒸着法で形成すれば良い。また、E1 層及び陰極を形成した後で大気解放しないで連続的に形成することが作ましい。

【0140】最後に、繁化比素圏でなる第2パッシベーション膜561を300mmの厚さに形成する。実際には保護電板560がEL層を水分等から保護する役割を果たすが、さらに第2パッシベーション膜561を形成しておくことで、EL業子の信頼性をさらに高めることができる。

【0141】こうして図8 (C) に示すような構造のア クティブマトリクス型上1表示装圏が完成する。なお、 実際には、図8 (C) まで完成したら、さらに外気に曝 されないように気密性の高い保護フィルム (ラミネート フィルム、紫外線硬化樹脂フィルム等) やセラミックス 製シーリングカンなどのハウジング材でパッケージング (封入)することが呼ましい。その際、ハウジング材の 内部を不活性雰囲気にしたり、内部に吸湿性材料(例え 試酸化パリウム)を促置することでBL層の借頼性(寿 命)が向上する。

【○142】また、パッケージング等の処理により気密性を高めたら、温板上に形成された業子又は回路から引き回された端子と外部信号端子とを接続するためのコネクター(フレキンブルブリントサーキット:FPC)を取り付けて製品として完成する。このような出荷できる状態にまでしたEL表示装置を本明細書中ではELモジュールという。

【0143】ここで本実施例のアクティブマトリクス連 E L 設示設置の構成を図 1 の斜線図を用いて部列す る。本実施例のアクティブマトリクス型 E L 表示装置 は、ガラス基板601上に形成された、両業部602 と、ゲート側駆動回路603と、ソース側駆動回路603 4で構成される。画業部のスペッチング用TFT605 はカチャネル型TFTであり、ゲート側駆動回路603 に接続されたゲート配線606、ソース側駆動回路60 4に接続されたゲート配線606、ソース側駆動回路603 に接続されたソース記線607の交点に配置されている。 また、スイッチング用TFT6050下レインは短 流制使用TFT6080ゲートに接続されている。

【0144】さらに、電流影響用TFT606のソース 側は電源供給線609に接続される。本実施例のような 構造では、電源供給線609には接地電位(アース電 位)が与えられている。また、電流網御用TFT608 のドレインには抵抗体610を介してEL素子611が 接続されている。また、このEL素子611のカソード には所定の電圧(本実施例では10~12V)が加えら れる。

【0145】そして、外部入出力端子となるFPC61 2には駆動回路まで信号を伝達するための入出力配線 (接続配線) 613、614、及び電源供給線609に 接続された入出力配線615が設けられている。

【〇146】さらに、ハウジング材をも含めた本実施例のELゼジュールについて図12(A)、(B)を用いて説明する。なお、必要に応じて図11で用いた符号を引用することにする。

【0147】基板1200上には画薬部1201、データ信号側駆動回路1202、ゲート信号側駆動回路12 03が形成されている。それぞれの駆動回路からの各種 配線は、入出力配線613~615を経てFPC612 に至り外部機器へと接続される。

【0148】 このとき少なくとも両素部、好生しくは露動回路及び両素部を囲むようにしてハウジング材120 4を設ける。なお、ハウジング材1204はEL素子の外寸よりも内寸が大きい里部を有する形状又はシート形状であり、接着削1206上まって、系板1200上サロして密閉空間を形成するようなにして基板1200上間 着される。このとき、E L 素子は完全に前記密閉空間に 封入された状態となり、外気から完全に遮断される。な お、ハウジング材1204は複数設けても構わない。

【0149】また、ハウジング対1204の付頼はガラ、ボリマー等の給験性物質が対ましい。例えば、非晶質ガラス(卵硅酸塩ガラス、石英等)、結晶化ガラス、セラミックスガラス、有機系制能(アクリル系樹脂、ボガキン系樹脂等)、シリコーン系樹脂が挙げられる。また、セラミックスを用いても良い。また、接着剤1205が絶縁性物質であるなちステンレス合金等の金属材料を用いることも可能である。

【0150】また、接着刺1205の材質は、エポキシ系機能、アクリレート系規能等の接着剤を用いることが可能である。さらに、熱硬化性樹脂や光硬化性樹脂を接着剤として用いることもできる。但し、可能な限り酸素、水分を発過しない材質であることが必要である。

[0151] さらに、ハウジング材と基板1200との 間の空隙1206は不活性ガス (アルゴン、ヘリウム、 窒素等)を充填しておくことが望ましい。また、ガスに 限らず不活性液体 (パーフルオロアルカンに代表される の縦状フッ素化炭素等)を用いることも可能である。不 活性液体に関しては特開平8-78519号で用いられ ているような材料で良い。

【0152】また、空隙1206に乾燥剤を設けておく ことも有効である。乾燥剤としては特開平9-1480 6号分線に記載されているような材料を用いることが できる。典型的には酸化パリウムを用いれば良い。

【0154】このとき、EL層と陰極は画素部のみ設ければよく、駆動回路の上に設ける必要はない。勿論、駆動回路上に設けられていても問題とはならないが、EL層にアルカリ金属が含まれていることを考慮すると設けない方が好ましい。

【0155】なお、保護性値1207材1208で示さ れる領域において、耐素電機と同一材料でなる接換電報 1209を介して入出力原線1210に接続される。人 出力配線1210は保護電極1207に所定の地圧(本 実施例では接地電位、現体的には0V)を与えるための 電源供給線であり、導電性ペースト材料1211を介し てFPC611に接続される。

【0156】ここで領域1208におけるコンタクト構造を実現するための作製工程について図13を用いて説

明する。

[0157] まず、本実施的の工程に従って図8 (A) の状態を得る。このとき、基板維部(図12 (B) において1208 で示される解説)において第1 層間絶縁膜5 4 4 及びゲート絶縁膜5 1 4 を除去し、その上に入由力配線1210を形成する。 勿論、図8 (A) のソース 配線及びドレイン正線と同時に形成される。 (図13 (A))

【0158】次に、図8 (B) において第2層間絶縁膜 553及び第1パッシペーション関552をエッチング する際に、1301で示される領域を除去し、且つ開札 部1802を形成する。そして、開孔部1302を覆う ようにして接続起線1209を形成する。勿論、この接 続配線1209は図8 (B) において画業電極554と 間時に形成される。(図13 (B))

【0159】この状態で画素部では EL素子の形成工程 (第3周間急燥験、EL層及び陰極の形成工程) が行わ れる。この際、図13に示される領域ではマスク等を用 いて第3層間絶縁線やEL素子が形成されないようにす る。そして、陰極気ちする形成した後、別のマスクを用 いて保護電極558を形成する。これにより保護権極5 58と入出力正線1210とが接続定線1209を介し 電気的に接続される。こちに、第2パッシベーション 膜559を設けて図13(C)の状態を得る。

限337を取り、1813 (C) か必要で得る。 (20160]以上の工程により図12(3)の1208 で示される領域のコンタクト構造が実現される。そして、入出力配線1210はのウンク材1204と基板 1200との間を隙間(個上接差例1205で充填されている。即ち、接着例1205は入出力配線の段差を十分に平垣化しうるできか必要である。)を通ってFPC 611に接続される。なお、ここでは入出力配線121 10について制明したが、他の出力配線612~614も 同様にしてハウジング材1204の下を通ってFPC6 1に接続される。

【0161】[実施例2]本実施例では、画素の構成を 図1(B)に示した構成と異なるものとした例を図14 に示す。

[0] 62] 本実施例では、図 [(B) に示した二つの画素を、接地電位を与えるための電源供給線1] 1 について対称となるように配置する。即ち、図1 4 に示すように、電源供給線1 [1 を関係する二つの画素間で共通化することで必要とする配稿の本数を低減する。なお、画素内に配慮される丁F丁福彦時代をひままで良い、

【0163】このような構成とすれば、より高精細な画 薬部を作製することが可能となり、画像の品質が向上す る。

【①)6 4】また、電源供給線 1 1 1 を共通化すること で、電源供給線 1 1 1 の線輪のマージンが広がり、画像 の明るさを落とすことなく電源供給線 1 1 1 の線順を広 げることができる。それにより電源供給線 1 1 1 の電圧 降下の影響を低減することができ、画素の位置によって 電源供給線111から供給される電圧が異なるようなこ とを防ぐことが可能である。

【0165】なお、本実施例の構成は実施例1の作製工程に従って容易に実現することが可能である。

【0166】 (実施例3) 本実施例では、図1と異なる 構造の画業部を形成する場合について図15を用いて説 明する。なお、第2層間絶縁膜48を形成する工程まで は実施例1に従えば良い。また、第2層間絶縁膜48で 覆われたスイッチング用丁FT201、電流制御用丁F T202は図1と同じ構造であるので、ここでの説明は さ齢する。

【0167】本実施例の場合、第2層間絶縁膜48及び 第1パッシペーション膜47に対してコンタケトホール を形成したち、画素電極61を形成する。本実施例では 画素電極61として、200m両側のアルミニウム合金 膜(1vt%のチタンを含有したアルミニウム膜)を設け る。なお、画素電機の材料としては金属材料であれば如 何なる材料でも良いが、反射率の高い材料であることが 好ましい。

【0168】そして、その上に酸化珪素膜でなる第3層 開絶線度62を300mmの厚さに形成し、陰極63と して230mm厚のMgAg電橋、EL層64として下 から電子輸送器20mm、発光層40mm、正孔輸送器 30mmを形成する。但し、EL層64は陰極63より も若干大きいパターンとなるように形成しておく必要が ある。こうすることで陰極63が後に形成する陽極65 と頻絡することを防ぐことができる。

【0169】このとき、陰極63とEL層64はマルチ チャンパー方式(クラスターツール方式ともいう)の真 空蒸着機を用いて大気解放しないで連続がた形改する が、まず第1マスクで全両素に陰極63を形成し、次い で第2マスクで赤色発光のEL層を形成する。そして、 第2マスクを精密に制御しながらずらして順次緑色発光 のEL版、青色発光のEL 服巻形成する。

【0170】 なお、RGB に対応する画素がストライプ 状に並んでいる時は上記のような方法で第2マスクをず らすだけで良いが、いわゆるデルタ配置と呼ばれる画業 構造を実現するには、緑色発光のEL層用に第3マス ク、青色発光のEL層用に第4マスクを削途用いても構 わない。

【0171】こうしてE1層65まで形成したら、その上に透明率電版(本実施例では1T0版に10年級に10年級に10年級に100mの厚きに形成する。こうしてE1素子206が形成され、実施例1に示した材料でもって第2パッシベーション機66を形成すれば図15に示すような構造の画素が正成する。なお、この場合、図1とは陰極及び場極の位置が速になるため、電流期間用下F72020ソース配

線に接続される雷源供給線には10~12Vの電圧が与

えられ、陽極65に接続される電源には0V(接地電位)が与えられる。

[0172] 本実施例の構造とした場合、各画家で生成 された赤色、緑色以背色のがはエFTが形成された基 板とは反対側に放射される。そのため、画来内のほぼを 域、即ちTFTが形成された領域をも有効な発光領域と して用いることができる。その結果、画家の有効発光面 境が大幅に向上し、画像の明るさやコントラスト比(明 暗の比)が向上する。

【0173】なお、本実施例の構成は、実施例1、2のいずれの構成とも自由に組み合わせることが可能である。

【0174】 (実施例4) 本実施例では、実施例1によって作製されたアクティブマトリクス型01.表示機関の 電素構造の一例を訪明する。説明には図16を用いる。 なお、図16において図1又は図2と対応する部分には 適宜、図1又は図2の符号を引用する。

[0175] 図16において、201はスイッチング月 下下であり、ソース領域13、ドレイン領域14、ゲート配線(ゲート配線をゲート配線を独なる)106を含む。また、 202は電影制御用下下であり、ソース領域26、ドレイン領域27、ゲート電極30を含む。また、 電流側用下下202のドレインは抵抗体33 (但し、図16においてマスク限55の下に存在する半導体網を指 すり、接続領域34及びドレイン紀線32を介して晒柔 電板49と電気的に接続される。なお、51、52で示 される点線はE1居51と陰極52の形成位置を示し、 画素電極49、E1度51及び降極52でE1素子20 3を形成している。

【0176】 このとき、スイッチング用下FT201の ドレイン配線22はコンタクト約1601にて電流制御 用下FT202のゲート電極30に電気的な接続され る。また、そのゲート電板30は電流制御用TFT20 2のソース配場31と重なる部分において条件容量11 3を形成する。このソース配線31は接地電位を与える 電源供給線111と電気的に接続されている。

[0177] なお、本実施学において図16に示した画 素構造は本面発明を何ら限定するものではなく、好まし い一例に漫さない。スイッチング用下FT。電流制御用 FFT又は保持容量をどのような位置に形成するかは実 熔着が適宜設計すれば良い。本実施例は、実施例1~3 のいずれの構成とも自由に組み合わせて実施することが 可能である。

【0178】 (実施例5) 本実施例では、アクティブマトリケス型EL表示装置の画業構造を実施例4 とは異なる構造とした場合の一例を知する。具体的には、図16に示した画素構造において、ゲート配線の材料を異なるものとした例を図17に示す。なお、図17は図16のゲート配線の構成の外が異なるだけでその他は同じであるので、特に詳細な規算は省略する。

【0179】図17において、71a、71bは実施例 のゲート電極と同様に窒化タングステン膜とタングステン 製の観閲製で形成されたゲート電極である。これらは 図17に示すように各々孤立したパターンとしても良いが、 形成された時点では電気的にてフローティング状態にあ る。

[0180] ゲート電帳71a、71bとしては破化タン タル限とタンタル限の親囲機やモリブデンとタングステ ンの合金酸など他の時間繋を用いても良い。たかしなが ら、3 μ m以下(好ましくは2 μ m以下)の微細な絵幅を 形成しろる加工性に優れた限であることが望ましい。ま た、ゲート絶線脱を拡散して活性隔中へ侵入するような 元素を含む版でないことが望ましい。

【0181】これに対して、ゲート配線72としてゲート電幅71a、71bよりも低抵抗な専電機、代表的には アルミニウムを主成分とする合金脱や鋼を主成分とする 合金製を用いる。ゲート配線72には特に微細な加工性 は要求されない。また、活性層と重なることもないので 絶縁襲中を拡散しやすいアルミニウムや銅を含んでいて も間類とはならない。

【0182】本実施例の構造とする場合、実施例1の図 7 (D) の工程において第1層間絶縁膜544を形成す る前に活性化工程を行えば良い。この場合、ゲート電極 7 1a、7 1 bが露呈した状態で熱処理を加えることにな るが、十分に不活性な雰囲気、好ましくは酸素濃度が1 ppm以下である不活性雰囲気で熱処理を行う分にはゲー ト電極71a、71bが酸化されることはない。即ち、酸 化により抵抗値が増加することもないし、除去の困難は 絶縁膜(酸化膜)で覆われてしまうようなこともない。 【0183】そして、活性化工程が終了したら、アルミ ニウム又は銅を主成分とする導電膜を形成し、パターニ ングによりゲート配線72を形成すればよい。この時点 でゲート電極71a、71bとゲート配線72との接触す る部分では良好なオーミックコンタクトが確保され、ゲ ート電極71a、71bに所定のゲート電圧を加えること が可能となる。

【0184】本実施例の構造は、特に画像表示領域の面 積が大きくなった場合において有効である。その理由を 以下に説明する。

【0185】本願発明のEL表示装置は「フレームを複数のサプフレームに分割して単動するため、両素能を駆動する原動回路にかかる負相は大きい。これを低減するには画来部が有する負荷(配線抵抗、寄生容量またはTFTの書き込み容量など)を可能な限り低減することが
frましい。

【0186】 TFTの書き込み容量は本願発明で用いる ポリシリコン酸によって非常に動作性能の高いTFTが 実現できるためさほど問題とはならない。また、データ 配塊やゲート面線に付加される寄生容量は大部分がそれ ら配線の上に形成された B.L 業子の陰極 (または保護電極) との間で形成されるが、この点については第2層間 総線膜として比誘電率の低い有機関艦膜を 1.5~2. 5 μπという厚さで形成するので寄生容量は殆ど無視で きる。

【0187】このことより本態発明を画素部の面積の大きい日上表示装置に実施する上で最も除害となるのはデータ配像やゲート配線の配線拡抗となる。勿論、プータ配像が高速を複数に分割して並列処理をさせたり、画素部を挟んでデータ信号側駆動回路やプート信号側駆動回路を設けて双方向から信号を送り、実質的に駆動回路の動作取波数を落とすようなことも可能である。但し、その場合は駆動回路の専有面積が大きくなるなど別の問題が生じてしまう。

[0188] 従って、本実施例のような構造によってゲート配線の配線抵抗を極力低減することは、本原発明を実施する上で非常に有効である。なお、本実施例において図17に示した囲業相造は本願発明を何ら限定するものではなく、好ましい一例に過ぎない。また、本実施例は、実施例1~3のいずれの構成とも自由に組み合わせて実施することが可能である。

[0189] (実施例6) 本郷発明のように1フレーム を複数のサブフレームに分割する時分割時間を行うには 値めて高速に駆動するデータ信号側駆動回路が必要とな る。即ち、非常に動作遠度(此落速度)の速い下FTを 用いることが好ましい。本実施例では、非常に高速で駆 動することのできるTFTを作製する上で極めて適した シリコン階を活性層として目いる例を示す。

【0190】実施例1に従って図5(B)の工程まで行うと、特異な結晶構造でなるシリコン膜(実施例1では ボリシリコン膜)が得られる。このシリコン膜は結晶粒 界の連続性が高く、且つ結晶方位が崩っており、TFT の活性層とすることで非常に高い動作速度を示すTFT が得られる。本明細書中では本実施例で影明するシリコ ン演を連続粒果結晶シリコン原と呼ぶことにする。以下 に、上紀連続粒界結晶シリコン原を試作して観察した結 果について影明する。

【0191】連続粒界結晶シリコン膜は、微視的に見れば複数の針状又は棒状の結晶(以下、棒状結晶という)が集まって並んだ結晶構造を有する。このことはTEM (透過型電子顕微鏡法)による観察で容易に確認でき

[0 192] また、連続粒界結晶シリコン限についてスポット径1.35 μ mの電子線回折像を詳細に観察した 起果、億かなゆらぎはあるものの $\{110\}$ 面に対応する回折更点がきれいに現れており、結晶軸に多少のずれ が含まれているものの主たる配向面として $\{110\}$ 面 を有することが確認できた。

【0193】図19(A)は連続粒界結晶シリコン膜に スポット径1,35μ≡の電子線を照射して得た電子線 回折像である。一方、図19(3)は従来のポリシリコン膜に回条件で電子線を照射して得た電子線回折像である。なお、いずれも写真中央が電子線の照射された位置 (電子線の照射点)である。

【0194】図19(A)の方は [110]面に対応する国新度点が比較的きれいに現れているのに対し、図19(B)の方はまるで不規則であり、配向面がはらばらであることが一目瞭然である。このように連続性料結 シリコン膜は電子線回折写真を見れば、ただちに従来の半導体膜と区別することができる。

[0195] なお、図19(A)の電子総回折像において {110} 面に対応する回折斑点が現れていることは、 {110}配向の単結晶シリコンウェハの電子線回折像と比較すれば明らかである。また、単結晶シリコンウェハの回折斑点は機い点で見えるのに対し、連続粒界結晶シリコン膜の回折斑点は電子線の照射点を中心とした同心円上に広がりを有する。

【0196】これは連続粒料結晶シリコン膜の特徴でもある。各結晶粒は個々に {110} 面を配向面としているため、一つの結晶粒について見れば単結晶シリコンと 時様の担所延点が得られると予想される。しかし、実際には複数の組品粒の集合体であるため、各結晶粒は [110] 面を配向面としているものの、それぞれが結晶軸 国りに使かな回転を含み、それぞれの結晶粒に対比する 回折点が同心円上に複数個現れる。それらが重なって広がりを見せるのである。

【0197】但し、個々の結晶粒は後述するように爆め 整合性の良い結晶粒界を形成するため、結晶軌周りの 僅かな回転は結晶性を損なう要因とはならない。従っ て、連続粒界結晶シリコン膜の電子線回折像は、実質的 には {110}配向の単結晶シリコンウェハの電子線回 折像と差異なないと言える。

【0198】以上のことから、本東施例においてTFT の活性欄として用いるシリコン機は、 {110} 配向に 対する電子線回折像を示すシリコン膜であると言って 差し支えないと考える。

[0199] 次に、連続粒料発品シリコン勝め結晶粒料 でかて述べる。なお、説明の便宜上、結晶粒界と呼ん でいるが、ある結晶粒とそこから派生した(接分かれし た)別の結晶粒との界面とも考えられる。いずれにして も、本再繊維中では前述のような界面をも含めて結晶粒 界と呼ぶ。

【0200】本出願人は個々の棒状結晶が接して形成する結晶複界をHR一TEM(高分解能透過型電子顕微鏡法)により観察し、結晶整界において結晶格下に連続性があることを確認した。これは観察される格子線が結晶を現れていて連続的に繋がっていることから容易に確認できた。

【0201】なお、結晶粒界における結晶格子の連続性は、その結晶粒界が「平面状粒界」と呼ばれる粒界であ

ることに起因する。本明細書における平前状教界の定義 は、「Characterization of High-Efficiency Cast-5! Solar Cell Wafers by WHICEAssureauct i Syutchi Shi mokawa and Yutaka Hayashi, Japanese Journal ofAppl ied Physics vol.27, No.5, pp.751-758, 1988, に記載 された「Planar boundary i である。

[0202]上記論文下よれば、平面状数界には双晶粒界、特殊な構造欠陥、特殊ないは、地球などか含まれる。この平面状態界は電気砂木で活性であるという特徴を持つ。即ち、結晶粒界でありながらキャリアの移動を用当するトラップとして機能しないため、契質的に存在しないと規定すことができる。

[0203] 特に結晶軸 (結晶面に重確な軸) がく! 1 の)軸である場合、(21) 双晶秘界や (111) 及 起程列は Σ3の対応効界とも呼ばれる。Σ値は対応数界 の整合性の程度を示す指針となるパラメータであり、Σ 値が小さいほど整合性の良い程界であることが知られて いる。

【0205】なお、 θ = 38.9°の時には Σ 9の対応 粒界となるが、この様な他の結晶粒界も存在した。

【0206】この様な対応粒界は、同一面方位の結晶粒間にしか形成されない。即ち、温鏡粒界結晶シリコン膜は面方位が概略 (110) で揃っているからこそ、広範囲に渡ってこの様な対応粒界を形成し得たと言える。

[0207] この様な結晶帯造 (正館には粧晶粒界の構造) は、結晶粒界において異なる二つの結晶粒が極めて 整合性よく接合していることを示している。即ち、結晶 粒界において結晶格子が連続的に連なり、結晶欠略等に 起因するトラップ準位を非常に作りにくい構成となって いる。従って、この様な結晶構造を有する半導体静膜は 実質的に結晶粒界が存在しない現なすことができる。

【0208】またさらに、辿め場外結晶シリコン機を形 或する際に700~1150℃の加熱処理を工程途中で 行うことによって、結晶粒内に存在する欠陥(積層欠極 等)が殆ど消滅することがTEM観察によって確認され ている。これはこの熱処理工程の前後で欠陥数が大幅に 低減されていることからも明らかである。

[0209] この欠陥数の差は電子スピン共鳴分析 (Electron Spin Resonance: ESR) によってスピン密度 の差となって現れる。 現状では退焼を弊結局シリコン際 のスピン密度は少なくとも 5×10¹⁷ spins/cm³以下 (F ましくは 3×10¹⁷ spins/cm³以下) であることが判明している。ただし、この測定値は現存する測定装置の検力でいる。ただし、この測定値は現存する測定装置の検力

限界に近いので、実際のスピン密度はさらに低いと予想 される。

【0210】なお、連続和界結局シリコン際についての さちに詳細な説明は、本出願人による特願平10-04 4659号出願明細書、特潔平10-152316号出 顧明細書、特類平10-152308号出原明細書また は特願平10-152305号出層明細書を参照すれば おした。

【0211】また、連続粒界結晶シリコン版を活性層として試作したTFTは、MOSFETに匹敵する電気特性を示した。本出願人が試作したTFT(但し、活性層の膜厚は30nm、ゲート絶縁版の膜厚は100nm)からは次に示す様なデータが得られている。

【0212】(1)スイッチング性能(オン/オフ動作 切り換えの検験性)の指標となるサブスレッショルド係 数が、Nチャネル型TFTおよびPチャネル型TFTと もに60~100mV/decade(代表的には60~85mV/decade) と小さい。

(2) TFTの動作速度の指標となる電界効果移動度 (μ_{FE}) が、Nチャネル型TFTで 200~650cm²/Vs

(代表的には 300~500cm²/Vs)、 Pチャネル型TFTで100~300cm²/Vs (代表的には 150~200cm²/Vs) と大きい

(3) TFTの駆動電圧の指標となるしきい値電圧(V th)が、Nチャネル型TFTで-0.5~1.5 V、Pチャネル型TFTで-1.5~0.5 Vと小さい。

[0213]以上の様に、極めて優れたスイッチング特性および高速動件特性が実現可能であることが確認されている。さらに、上記TFTを用いて転性にセリングオシレータでは最大で約16日との発掘周波数を得ることができた。なお、試作したリングオシレータの構成は次の様になっている。 静数:989

第393:989

TFTのゲート絶縁膜の順厚:30nm及び50nm TFTのゲート長(チャネル長):0.6μm

【0214】また、実際にシフトレジスタを試作して動作周波数を確認した。その結果、ゲート絶縁膜の膜原30nm、ゲート長0.6 μ m、電源電圧5V、段数50%のシフトレジスタにおいて動作周波数100MH $_2$ 0 出力パルスが得られた。

【0215】以上の様なリングシレータおよびシフトレジスタの驚異的なデータは、連続起界結晶シリコン膜を活性層とするTFTが、単結晶シリコンを用いたMOS 下ETに匹敵する、若しくは凌駕する動作性能をもつことを示唆する。

【0216】以上のように、連続粒界結晶シリコン機を 用いることで極めて動作速度の速いTFTが形成され、 そのTFTで駆動回路を形成することがご認動性の可能 な駆動回路を実現することができる。即ち、以上のよう なTFTを、本館発明を実施する上で用いることは極め て有効である。

【0217】また、連続蛇界結局シリコン膜を用いたT FTは駅動回路に限らず、画業部に配置するスイッチン グ用丁FTや電流制御用TF下に用いることも有効であ る。動作速度が速くなることで保持容量への書き込み時間も短縮され、FL素子を発光させる応答速度も速くな るため、より明るく鮮明な画像を提供しうる。

【0218】 (実施例7) 実施例6では非常に高速で駆動しうるTFTを用いて駆動回路を形成する例を示したが、本実施例では、本頭発明を実施する上で有効な画素 の駆動方法について説明する。説明には図20を用いる。

【0219】本実施例では、画素部80を二つの画素部 80a、80kに分け、画素部80aをデータ信号側駆動 回路81a及びゲート信号側駆動回路82aで駆動し、画 素部80bをデータ信号側駆動回路81b及びゲート信号 側駆動回路82bで駆動する

【〇220】この場合。 画美部80a。80bを同時に同 じ周波数で駆動すれば、データ借号側駆動匠881a。 81b及びゲート借号側駆動面882a82bの動作用 波数を半分に落とすことができる。そのため、動作マー ジンが広がり、信頼性が高く、清費電力の少ないEL表 示装置を得ることができる。

【0221】さらに、動作周波数を変えなければアドレス期間を半分にすることができるため、その分だけサステイン期間を長めにとることができる。即ち、発光時間をより長く確保することができるため、画像の明るさを向上させることができる。

[0222]また、画素部80aと80bとを併せて1画像を表示することもできるし、面素部80aと80bとを存るのとである。 一般では、どちらか片方が停止回で他方が動展という場合もありうる。即ち、調素部80に動画と静止画が混在するような場合があっても見い。

【0223】なお、本実施例では画素部を二つに分けているがさらに複数の画素部に分割することも可能である。また、本実施例の解皮は、実施例1~6のいずれの構成とも自由に組み合わせて実施することが可能であ

[0224] (実施例8) 本実施例では、本額発明を実施する上で有効な画素部の原動方法について、実施例7 とは異なる駆動方法とした場合を示す。説明には図21 を用いる。

【0225】木実施例では、画素部83を四つの画素部83a~83に分け、画素部83a~83位を各々データ 83a~83に分け、画素部83a~83位を各々データ 65m収勢回路84a~840及ゲゲート信号側駆動回路 85m~85で寒動する。

【0226】この場合、画素部83a~83dを同時に同 じ周波数で駆動することでデータ信号側駆動回路84a ~84d及びゲート信号側駆動回路85a~85dの動作 周波数を各々1/4に落とすことができる。そのため、 実施例7の場合よりも動作マージンが広がり、信頼性が 高く、消費電力の少ないEL表示装置を得ることができ る。

【0227】さらに、動作関波数を変えなければアドレス期間を1/4にすることができるため、その分だけサステイン期間を長めにとることができる。即ち、発光時間をなり長く降降することができるため、画像の明るさを向上させることができる。

【0228】また、両素部83a~83d全てを併せて1 画像を表示することができる。さらに囲業部83a、8 動む1画像を表示し、画素部83c、83dで1画像を 表示し、転取的に異なる2枚の耐像を同時に表示するこ とも可能である。さらに囲業部83a、83bでなる画像を を静止面とし、囲業部83c、83dでなる画像を動面と することも可能である。即ち、囲業部83に動画と静止 画とが提供するような場合があっても良い。

【0229】なお、本実施例では画素部を四つに分けて いるがさらに複数の画素部に分割することも可能であ る。また、本実施例の構成は、実施例1~6のいずれの 構成とも自由に組み合わせて実施することが可能であ る。

【0230】 〔実施例9〕 本実施例では、本願発明を実 施する上で有効な顕楽部の駆動方法について、実施例8 とは異なる駆動方法とした場合を示す。説明には図22 を用いる。

【0231】本実施例では、画業部86を四つの画業部86a~86位に分け、画業部86aをデータ信号開駆動 日路87a及びゲート信号開駆動回路88aで駆動し、画業部86bをデータ信号側駆動回路87b及びゲート信号側駆動回路87b及びゲート信号側駆動回路87b及びゲート信号側駆動回路87b及びゲート信号側駆動回路87b及びゲート信号側駆動回路87bなびゲート信号側駆動回路87bで駆動し、画業部86dをデータ信号側駆動回路87bで駆動し、画業部86dをデータ信号側駆動回路87bで駆動する。

【0232】この場合、画紫部86a~86dを同時に同 じ周波数壁動することでデータ信号線駆動回路87a ~87dの動作関坡数を各々1/4に落とすことができ、ゲート信号線駆動回路88a、88bの動作関波数を 各々1/2に落とすことができる。そのため、実施例7 の場合よりも動作マージンが広がり、信頼性が高く、消 数電力の少ないを1.表示接踵を得ることができる。

【0233】さらに、動作周波数を変えなければアドレ ス期間を1/4にすることができるため、その分だけサ ステイン側間を長めにとることができる。即ち、発光時 間をより長く確保することができるため、画像の明るさ を向上させることができる。

【0234】また、画素部86a~86d全てを併せて1 画像を表示することもできるし、画素部86a~86dk おいて各々異なる画像を表示させても良い。勿論、86 a~86で1画像を表示し、画素部86dのみ異なる画 像とすることも可能である。また、画素部86に動画と 静止画とが混在する場合があっても良い。

【0235】なお、本実施例の構成は、実施例1~6のいずれの構成とも自由に組み合わせて実施することが可能である。

【0236】 (実施例16) 実施例10図2に示した構造において、活性層と基板11との間に設けられる下地 敗12として、放熱効果の高い材料を用いることは有効 である。特に電洗制御用TFTは長時間に渡って比較的 多くの電流を流すことになるため発熱しやすく、自己発 熱による劣化が問題となりうる。そのような場合に、本 実施例のように下地震が放熱効果を有することでTFT の熱劣化を抑制でることができる。

【0237】放熱効果をもつ選光性材料としては、B (ホウ集)、C(炭素)、N(窒素)から遅ばれた少な くとも一つの元素と、A1(アルミニウム)、Si(珪 素)、P(リン)から選ばれた少なくとも一つの元素と を含む経練販が挙げられる。

 $\{0238\}$ 例えば、室化アルミニウム($A1\times Ny$)に代表されるアルミニウムの窒化物、炭化柱素($S1\times Ny$)に代表される柱素の敗化物、窒化柱素($S1\times Ny$)に代表される柱素の窒化物、窒化水素($B\times Ny$)に代表されるホウ素の窒化物、ジル化ホウ素($B\times Ny$)に代表されるホウ素の窒化物、ジル化ホウ素($B\times Ny$)に代表されるホウ素の少し火物を用いることが可能である。また、酸化アルミニウム($A1\times Ny$)に代表されるホウ素のサン化物を用いることが可以である。また、酸化アルミニウム($A1\times Ny$)に代表されるアルミニウム($N1\times Ny$)に代表されるアルミニウムの酸化物は透光性に優れ、熱伝導

RECのの。また、絵(ナルミーソム(A.I.X.U.Y)に、 変されるアルミニウムの酸化物は透光性に優れ、熱伝導 率が20Wm⁻¹K⁻¹であり、好ましい材料の一つと言え る。なお、上記透光性材料において、x、yは任意の整 数である。

[0239]また、上部化合物に他の元素を組み合わせることもできる。例えば、酸化アルミニウムに窒素を添加して、AIN×Oyで示される窓化酸化アルミニウムを用いることも可能である。この材料にも放熱効果だけでなく、水分やアルカリ金属等の侵入を防ぐ効果がある。なお、上部線化酸化アルミニウムにおいて、x、yは任意の態度である。

【0240】また、特問昭62−90260号公報に記述された材料を用いることができる。即ち、Si、A
I、N、O、Mを含む物課験(但し、Mは計・銀元素の少なくとも一種、好ましくはCe(セリウム)、Yb(イッテルビウム)、Sm(サマリウム)、Er(エルビウム)、Y (イットリウム)、Dy(ジスプロシウム)、Nd(ネオジウム)から超ばれた少なくとも一つの元素)を用いることもできる。これらの材深にも放棄効果がある。
【0241】また、少なくともダイヤモンドに物能又はアモルファスカーボン鰻(特にダイヤモンドに物性の近いもの、ダイヤモンドライクカーボン等と呼ばれる。)を含む炭素膜を用いることもできる。これらは非常に整な

導率が高く、放熱層として極めて有効である。但し、膜 原が厚くなると褐色を帯びて透過率が低下するため、な るべく薄い膜隙(好ましくは5~100nm)で用いる ことが好ましい。

【0242】また、上記放熱効果をもつ材料からなる薄膜を単体で用いることもできるが、これらの薄膜と、珪素を含む絶縁膜とを桟層して用いても良い。

【0243】なお、本実施例の構成は、実施例1~9のいずれの構成とも自由に組み合わせて実施することが可能である。

【0244】【実施例11】実施例1ではEL原として 有機EL材料を用いることが好ましいとしたが、本簡発 明は組機Eし材料を用いても実施できる。但し、現在の 無機Eし材料は非常に駆動電圧が高いため、そのような 駆動電圧に耐えうる耐圧特性を有するTFTを用いなけ ればならない。

【0245】または、将来的にさらに駆動電圧の低い無機EL材料が開発されれば、本願発明に適用することは可能である。

【0246】また、本実施例の構成は、実施例 $1\sim10$ のいずれの構成とも自由に組み合わせることが可能である。

【0247】 (実施例12) 本編発印を実施して形成されたアクティブマト) ウス型EL表示装置 (ELモジュール) は、自発光型であるため液品表示装置に比べて明るい場所での視認性に優れている。そのたか本網発明は直視型のELディスプレイ(ELモジュールを組み込んだ表示ディスプレイを指す) に対して実施することが可能である。ELディスプレイとしてはパソコンモニタ、TV放送受雇用モニタ、版な表示モニタ等が解げられ

●。【0248】また、本願発明は上述のELディスプレイも含めて、表示ディスプレイを部品として含むあらゆる

電子装置に対して実施することが可能である。
【 0 2 4 9】そのような電子装置としては、 E L ディスプレイ、ビデオカメラ、デシタルカメラ、頭部取り付け
型ディスプレイ (ヘッドマウントディスプレイ等)、カーナビゲーション、パーソナルコンピュータ、携帯情報
等)、記録媒体を個えた腫停耳生装置(具体炉にはコンパクトディスク (C D)、レーザーディスク (L D) 及りはデジタルビデオディスク (O V D) 等の遺媒体を再生し、その画像を表示しうるディスプレイを個えた装置)。などが挙げられる。それら電子装置の例を図18に示す。

【0250】図18(A)はパーソナルコンピュータであり、本体2001、筐体2002、表示装置2003、キーボード2004等を含む。本願発明は表示装置2003に用いることができる。

【0251】図18 (B) はビデオカメラであり、本体

2101、表示装置2102、音声入力部2103、操作スイッチ2104、バッテリー2105、受像部2106等を含む。本願発明を表示装置2102に用いることができる。

【0252】図18(C) は頭部取り付け型のELディスプレイの一部(右片側)であり、本体2301、信号ケーブル2302、領部国上バンド2303、表示モニタ2304、光学系2305、表示装置2306等を含む。本発明は表示装置2306に用いることができる。【0253】図18(D)は記録媒体を備えた画像再生装置(具体的にはDV)再生装置(あり、本体2401、記録媒体(CD、LDまたはDVD等)2402、操作スイッチ2403、表示装置(a)2404、表示装置(b)2405等を含む。表示装置(a)は主として文学情で観を表示し、表示装置(a)は主として文学情で

報を表示するが、本発明はこれら表示装置(a)、(b)に用いることができる。なお、配線媒体を備えた 画像再生装置としては、CD再生装置、ゲーム機器など に本発明を用いることができる。

【0254】 図18 (E) は独特型 (モバイル) コンピ ユータであり、本体2501、カメラ部2502、受像 部2503、操作スイッチ2504、表示装置2505 等を含む。本発明は表示装置2505に用いることがで きる。

【0255】また、将来的に E L 材料の発光輝度が高く なれば、フロント型若しくはリア型のプロジェクターに 用いることも可能となる。

【0256】以上の様に、本願発明の適用範囲は極めて 広く、あらゆる分野の電子機器に適用することが可能で ある。また、本実施例の電子機器は実施例1~11のど のような組み合わせからなる構成を用いても実現するこ とができる。

[0257] (実施例13) 本実施例では、実際のEL 表示装置 (但しモノクロ表示) の仕様に沿って電流制御 用TFTとEL素子との間に設ける抵抗体の抵抗値を決 めた例を示す。

【0258】 まずEL層として用いるEL材料を決定する。本実施例では、ITOでなる階級上に、正孔輸送層として50 nm厚のTPD、EL層として50 nm厚の Alqを形成し、その上にMgAgでなる除板を設けた構造のEL票子を作製した。但し、ストライブ状のITOパターン(2mm幅)上にEL層を全面蒸着し、ITOパターンと直交するようにストライブ状のMgAg電缆(2mm偏)を形成した。

[0259] このとき作製した E L 素子の駆動電圧(Vo Llage)と電流密度(Current Density)の関係を図23(A)に示す。また、電流密度と発光の動度(Luninare)の関係を図23(B)に示す。なお、本実施例のE L 素子は524 n m付近の波度に発光ピークをもち、色度座原は x = 0.30、y = 0.57であった。

【0260】図23 (B) によれば5000 c d / m² の輝度を出すためには約100 m A / c m²の電流密度 が必要となる。そこで一辺約156 μωのご方形の崩断 をマトリクン状に備えた対角5インチの顕素部を育する E L表示装衡を考えると、一画素あたりに必要な電流は 約24 μ A となる。

【0261】図23 (A) に示すように、本実施例で用いるEL材料はIO V加えた時にIO 0 mA/c m²の電流砂度で電流が流れるので、IO Vを加えた時に約24μAの電流を安定に流すためには約420kΩの抵抗が必要となる。

【0262】従って、図1(B)に示す返抗体109と して420kの取抗体を競ければEL素子110には 常に約24 μ Aという定電流を安定して供給することが できる。その結果、発光順度を約5000cd m2 と して明るい画像を表示することが可能である。

【0263】如漁、EL欄の寿命を延ばすには、抵抗体の抵抗値をさらに高めてEL素子に流れる電流を加えれて良い、その代わり、発光頼候はやや核ちることになる。例えば1000cd/m2程度の制度で十分であれば必要な電流密度は30mA/cm²程度、EL素子の駆動電圧は約6∨であるので、一直素あたり7.3μAの電流が流れれば良い。従って、約820kΩの抵抗体が必要となる。

【0264】このように、E L 表示装置の各パラメータ を用いれば本顔発明に必要な抵抗体の抵抗値を容易に導 くことができる。

[0265]

【発明の効果】本顔発明を実施することで、TFTの特性パラツキに影響されない鮮明な多階調カラー表示が可能なアクティブマトリクス型EL表示装置を得ることができる。具体的には、画業部に設ける電流制御用TFTと EL素子との間に抵抗体を設け、その抵抗体の抵抗値によって電流値を決定する。その上でデジタル信号により時分割隔漏表示を行い、電流制御用TFTの特性パラツキによる階部不良のない、色再現性の良い高精細な画値を移名。

【0266】また、基板上に形成されるTFT自体も各 回路又は素子が必要とする性能に併せて最適な構造のT FTを配置することで、信頼性の高いアクティブマトリ クス型EI.表示技簡を実現している。


【0267】そして、そのようなアクティブマトリクス 型 L L 表示装置を表示ディスプレイとして具備すること で、画像品質が良く、信頼性の高い高性能な電子装置を 生産することが可能となる。

【図面の簡単な説明】


【図1】 · E L 表示装置の構成を示す図。

【図2】 E L表示装置の断面構造を示す図。


【図3】 従来のEL表示装置における画素部の構成 を示す図。




(21)




[図2]




【図5】



【図6】





[図7]





557~512;8型不穀物原域 554x~524c,842;97.39739 536~642;8型不製物保域 644, 545;9型不純物保 548:第3階間把品膜

























[818]




【図19】




[图20]



[図21]




【図22】



(28) 特開平13-005426





フロントページの続き

(51) Int.C1.7 H O 5 B 33/14 識別記号

F I H O 5 B 33/14 テーマコード(参考)

F ターム(参考) 3K007 AB00 AB04 BA06 BB01 BB06 CA01 CA02 CB01 DA00 DB03 EB00 FA01 FA02 FA03 CA00 CA04 5C080 AA06 BB05 CC03 DB03 DB07 EE29 EE30 FF11 CG08 JJ02 JJ03 JJ04 JJ05 JJ06 5C094 AA05 AA15 AA24 AA42 AA43 AA44 AA60 BA27 CA19 CA24

EAO5 EBO2